VHDL文本输入设计方法初步_第1页
VHDL文本输入设计方法初步_第2页
VHDL文本输入设计方法初步_第3页
VHDL文本输入设计方法初步_第4页
VHDL文本输入设计方法初步_第5页
已阅读5页,还剩28页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

VHDL文本输入设计方法初步,为设计全加器新建一个文件夹作工作库,文件夹名取为My_prjct注意,不可用中文!,5.4.1编辑输入并保存VHDL源文件,新建一个设计文件,使用文本输入方法设计,必须选择打开文本编辑器,图5-13在文本编辑窗中输入VHDL文件并存盘,建立文本编辑器对话框,文本编辑窗,用键盘输入设计文件:多路选择器,存盘文件名必须取为:mux21a.vhd,注意,要存在自己建立的文件夹中,文件存盘后,关键词将改变颜色!否则文件名一定有错!,5.4.2将当前设计设定为工程,图5-14设定当前文件为工程,首先点击这里,然后选择此项,将当前的原理图设计文件设置成工程,最后注意此路径指向的改变,注意,此路径指向当前的工程!,首先选择这里,器件系列选择窗,选择ACEX1K系列,根据实验板上的目标器件型号选择,如选EP1K30,注意,首先消去这里的勾,以便使所有速度级别的器件都能显示出来,选择编译器,编译窗,选择VHDL文本编译版本号和排错,图5-15设定VHDL编译版本号,选择此项,选择VHDL1993项,选择此项,消去这里的勾,编译出错!,选择VHDL文本编译版本号和排错,图5-16确定设计文件中的错误,打开错误提示窗,错误所在,错误所在,改正错误,完成编译!,首先选择此项,为仿真测试新建一个文件,时序仿真,选择波形编辑器文件,从SNF文件中输入设计文件的信号节点,点击“LIST”,SNF文件中的信号节点,用此键选择左窗中需要的信号进入右窗,最后点击“OK”,消去这里的勾,以便方便设置输入电平,在Options菜单中消去网格对齐SnaptoGrid的选择(消去对勾),选择ENDTIME调整仿真时间区域。,选择65微秒比较合适,用此键改变仿真区域坐标到合适位置。,点击1,使拖黑的电平为高电平,先点击b,将其点为黑色,然后先点击此处将弹出时钟周期设置窗,设置输入信号b的周期为800ns,设置输入信号a的周期为2us,仿真波形文件存盘!,选择仿真器,运行仿真器,5.4.4时序仿真,图5-17mux21a仿真波形,引脚锁定,可选择键8作为多路选择器的输入“s”,选择实验电路结构图6,可选择输出“y”的信号从扬声器输出,信号a和b输入两个不同频率的时钟信号,引脚对应情况多路选择器信号目标器件EP1K30TC144引脚号s27y99b126a56,选择引脚锁定选项,引脚窗,此处输入信号名,此处输入引脚名,按键“ADD”即可,注意引脚属性错误引脚名将无正确属性!,再编译一次,将引脚信息进去,选择编程器,准备将设计好的

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论