加法器与数值比较器_第1页
加法器与数值比较器_第2页
加法器与数值比较器_第3页
加法器与数值比较器_第4页
加法器与数值比较器_第5页
已阅读5页，还剩11页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

3.2加法器和数值比较器,3.2.1加法器,一、半加器和全加器,1.半加器（HalfAdder）,两个1位二进制数相加不考虑低位进位。,00,01,10,11,00,10,10,01,真值表,函数式,Ai+Bi=Si(和)Ci(进位),逻辑图,曾用符号,国标符号,半加器（HalfAdder）,函数式,2.全加器（FullAdder）,两个1位二进制数相加，考虑低位进位。,Ai+Bi+Ci-1(低位进位)=Si(和)Ci(向高位进位),1011,-A,1110,-B,+,-低位进位,1,0,0,1,0,1,1,1,1,真值表,标准与或式,00,10,10,01,10,01,01,11,-S,高位进位,0,卡诺图,全加器（FullAdder）,A,BC,0,1,00,01,11,10,1,1,1,1,A,BC,0,1,00,01,11,10,1,1,1,1,圈“0”,最简与或式,圈“1”,逻辑图,(a)用与门、或门和非门实现,曾用符号,国标符号,(b)用与或非门和非门实现,3.集成全加器,TTL：74LS183,CMOS：C661,双全加器,二、加法器（Adder）,实现多位二进制数相加的电路,1.4位串行进位加法器,特点：,电路简单，连接方便,速度低=4tpd,tpd1位全加器的平均传输延迟时间,2.超前进位加法器,作加法运算时，总进位信号由输入二进制数直接产生。,特点,优点：速度快,缺点：电路比较复杂,应用举例,8421BCD码余3码,逻辑结构示意图,集成芯片,CMOS：CC4008,TTL：7428374LS283,3.2.2数值比较器（DigitalComparator）,一、1位数值比较器,00,01,10,11,010,001,100,010,真值表,函数式,逻辑图,用与非门和非门实现,AiBi,LiGiMi,=AiBi,二、4位数值比较器,A=A3A2A1A0,AB,L=1,A=B,M=1,AB只是为了电路对称，不起判断作用,B7A7B6A6B5A5B4A4,FAB,B3A3B2A2B1A1B0A0,FAB,
人人文库> 全部分类> 应用文书 > 技术指导

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论