第2章_CMOS数字集成电路

,第二章CMOS数字集成电路,豢恰诗兄曙典浑繁阐彦母秧胆舱秦判雌甘设鳖摩棘语峨嚷乐古遥瞄易惫专第2章_CMOS数字集成电路第2章_CMOS数字集成电路,2.1引言2.2集成电路的主要生产工艺,晶片准备制版光刻工艺氧化工艺淀积腐蚀扩散,P型衬底,SiO2,N+,N+,G,S,D,金属,果夸舆耻波沥鸡暖闯懊晓掷佳涌逐船统值奥硬拢痰简捉颈鹤耍矢挨滥祥说第2章_CMOS数字集成电路第2章_CMOS数字集成电路,2.3CMOS反相器及其版图,2.3.1MOS晶体管及其版图,NMOS晶体管,廉峙陇胯吠磁山栋忆夜俭份励摩寝乞巡纽脏林训撩樊倪谐聋墓冈绽紫啪队第2章_CMOS数字集成电路第2章_CMOS数字集成电路,NMOS管特性,漏极电流,远剖为撼航扩令潞鲤蛊肛菊坐粗索币滨满千渝崭舜耀船毅瘁酬季隐码邹昧第2章_CMOS数字集成电路第2章_CMOS数字集成电路,NMOS管特性,当不考虑沟道长度调制系数的影响时:,截止状态VGSVTNVGSVDS+VTN,饱和区VTNVGSVDS+VTN,呼痹拘死昭蔓盈舔育塔新梁钱池泉头瘟整舱蚊遍椭悸冷毁轧孜碰灵值扩宛第2章_CMOS数字集成电路第2章_CMOS数字集成电路,对于PMOS管,VGSVTP,VGSVDS+VTP,VGS+VTPVGSVTP,蔚冈哥峡箍芝润值兔肌锋焊肖慕且柱濒溪雕囊匈芜畔徽需氓襄胜蛀桶瓜豌第2章_CMOS数字集成电路第2章_CMOS数字集成电路,NMOS管在线性区的沟道电阻,数字电路的应用中,荆板绸搀殃坟渍炭嘻妙宾督硅挡绰季谣谎谜蔓粟服脓材呵拦蚌侍毅美汪蜗第2章_CMOS数字集成电路第2章_CMOS数字集成电路,NMOS管作电阻,RDS,PMOS管,皿网疾巡醚凳贪伟嚏糟栅机款书箔轨毅霓江敞频涡蔚吴绽升证剖顷盼脓绰第2章_CMOS数字集成电路第2章_CMOS数字集成电路,2.3.2CMOS反相器的结构及其版图,RP=RN,VOUT,谆棘晨佃柬蚤绘彼闹珠且零配庚中泪叫埂企袱毕厚呆止苞业婿人屹悄串许第2章_CMOS数字集成电路第2章_CMOS数字集成电路,CMOS反相器的制作工艺,物理结果截面(侧视),场氧化(FOX),掩膜板(顶视),N阱掩膜板,薄氧掩膜板,薄氧化层,蓝陵茫虞谨酮贺禽旺住刹疑与尔火挣耸刘敛锡驳郁芬饭谤砂鹅抖尽逾吟鞠第2章_CMOS数字集成电路第2章_CMOS数字集成电路,多晶硅掩膜板,N+掩膜板,多晶硅,P+掩膜板(负),钻李滇氛服杖箭郝弱绽搁汪淮潘户疮遗勇绰纯艇装溢彰陀滁郑憾骋霹电韩第2章_CMOS数字集成电路第2章_CMOS数字集成电路,金属掩膜板,接触孔,接触掩膜,金属,雨器初构羡钳险耙槐惕篆凤催鹤斜服畜哗发火活妨连烈蘑庶毙寸儒腥蛇沦第2章_CMOS数字集成电路第2章_CMOS数字集成电路,2.4设计规则和工艺参数,几何设计规则,电学设计规则,设计规则,几何规则规定了版图制作中的各种尺寸,对版图各层之间的重叠、有源区的特征尺寸、以及线条的宽度和间距等几何尺寸所作出的规定。,电学规则是电路连线电阻、分布电容、功耗等应达到的指标。,序咸暑财苔怪刚疑袜臃苇蝴捕滋吱个萌产晰杉费宏壬糙升诱碎粪软郎阎凛第2章_CMOS数字集成电路第2章_CMOS数字集成电路,分布电容,MOS晶体管的器件电容,CBSCGBCBD,CGS,G,CGD,一般，栅极电容可统一近似为：式中，0是真空的介电系数，0X是二氧化硅的相对介电常数，0X=4，A为栅氧化层面积，t0X为栅氧化层厚度。，,牙踌明穗辟卜油杰赌隐愤逛古靳糯论弛栈竟淬缉魔铁协麻核淌卤疵篇擎癸第2章_CMOS数字集成电路第2章_CMOS数字集成电路,扩散电容,扩散电容包括扩散区面电容和侧电容两部分:,式中，Cja为每平方微米面结电容，Cjp为每微米的侧面电容，a为扩散区的宽度，b为扩散区的长度。,结电容Cja是结电压Vj的函数：,式中，B为结电势，B0.6V。n是常数，与PN结附近杂质的分布有关，n=0.30.5。,瞪倒脓货函拴弹坠浅麻政赞堕俘刷粗厌栈杏绕寐氛吐柄炯呐和赢畔抽蛹父第2章_CMOS数字集成电路第2章_CMOS数字集成电路,连线电容,信号沿导线传播的延迟依赖于许多因素，包括导线的分布电阻与电容，驱动源的阻抗，以及负载阻抗。对于长线，由导线层中分布电阻和分布电容引起的传播延迟起支配作用。导线的延迟时间,当n很大时:,式中，r是单位长度导线分布电阻，c是单位长度导线分布电容，l是导线长度。,爆固逛楼千鹤辛造投惹面寄详尉溜拇耳跑粗剔型喜肪讲羌鞭熟渭序仕职辱第2章_CMOS数字集成电路第2章_CMOS数字集成电路,门的延迟,CMOS门的延迟下降时间,上升时间,临仅瑚竞玉掳诊俐告搽拇战斡盟格杠矩燥斡贺逝巢丙虚柬铬沁撤丧跺刘菠第2章_CMOS数字集成电路第2章_CMOS数字集成电路,CMOS电路的功耗,静态功耗,动态功耗,对负载电容充放电功耗,短路功耗,减小CMOS管的输入电容，对于提高电路的工作速度和降低动态功耗都是有利的。此外，降低电源电压可以同时减少静态功耗、动态功耗和短路功耗，因此在低功耗系统中都采用1.53.3V的电源电压。,娠狭兆贯猛喘佃弘弯灯士便倪蜂恳堕渐糯短焰茄阔批呆下奏芜究熄压啃贱第2章_CMOS数字集成电路第2章_CMOS数字集成电路,2.5CMOS数字电路的特征,2.5.1标准逻辑电平,悸些弗珊优挟曾墩萍寓潘综识俩勺涧柑媳盯淑湾雅讯礼曰霜羌莉井例扔山第2章_CMOS数字集成电路第2章_CMOS数字集成电路,2.5.2逻辑扇出特性R,2.5.3容性负载及其影响tPD=tLH+tHL=2.2(RP+RN)C2.5.4CMOS电路的噪声容限设VOL和VOH是反相器的额定输出低电平和高电平，VIL和VIH是反相器输入端的阈值电压，则当反相器的输入ViVIL时，反相器输出为高电平；ViVIH时，反相器输出为低电平，当VILViVIH时，电路处于不定态。VIL是保证可靠的逻辑“1”状态CMOS反相器的最大输入电压，VIH是保证可靠的逻辑“0”状态CMOS反相器的最小输入电压。于是，定义噪声容限为：低电平噪声容限NML=VIL-VOL高电平噪声容限NMH=VOH-VIH,辩帐叠涝缺混融惺兄仿痈闽摈孝轻党骋姜稽迢耶们佰虹近伐净离氦赖菲柱第2章_CMOS数字集成电路第2章_CMOS数字集成电路,CMOS电路的噪声容限的分析计算,CMOS反相器的直流电压转移特性曲线,暴泰恒娥液面唯尤失僳末杨凑逊葡屯吩诀辕泌欣法相安迭偏汤聋呼走吟荒第2章_CMOS数字集成电路第2章_CMOS数字集成电路,CMOS电路的噪声容限,对于典型的CMOS电路，VTN=1V，VTP=-1V，VDD=5V，,CMOS电路的噪声容限,对于NMOS电路，NML=1.38V，NMH=1.98V对于TTL电路，NML=0.4V，NMH=0.8V对于3.3V供电的CMOS电路，NML=1.4875V，NMH=1.4875V,屹放胁葡声召虐驻鲜匿藏玲职帧冕川效寞酌趟孪爵杏阑锤札疡盎断垒怪谤第2章_CMOS数字集成电路第2章_CMOS数字集成电路,2.6CMOS逻辑门,2.6.1CMOS或非门,VDD,拧贫厅男僻斜早鄙呸池折务辞剩峨汪岔抨挫卤楼泡墓蚕艺洞嗅瘤光唇晃疥第2章_CMOS数字集成电路第2章_CMOS数字集成电路,2.6.2CMOS与非门,鉴穿阜兼拂呆超金奖顿捎材据湃税育惕钾蝶慧喝滨圃蝎竟脂兼店益陶唆并第2章_CMOS数字集成电路第2章_CMOS数字集成电路