C6000系列教程一解析.ppt

BIT/TI,第一讲TMS320C62xx/C67xx结构概述,1,第一讲TMS320C62xx/C67xx结构概述,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,2,学习内容,了解C62xx/C67xxCPU基本结构和指令了解C62xx/C67xx存储器映射和外设主要特点初步掌握开发工具,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,3,题目,一、概述二、C62xx/C67xxCPU结构介绍三、指令集概述四、C6201CPU内部数据总线五、C62xx存储器映射六、C62xx外设七、C62xx系统方框图八、开发工具简介,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,4,TMS320DSP系列产品,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,5,TMS320C6000简介,C62x：C6201，C6202，C6203，C6211C67xx：C6701，C6711,C6000平台VelociTI结构统一的开发工具管脚与代码兼容,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,6,C62xx/C67xx主要特点,VelociTI结构，CPU有8个功能单元：2个乘法器和6个算术逻辑单元，每周期可执行8条指令，具有RISC类指令集所有指令条件地执行有效的C编译器和汇编优化器支持8/16/32位数操作，也支持40位操作支持饱和和正常溢出运算,定点和浮点DSP管脚兼容大的片内RAM空间32bit片外存储器接口支持SDRAM、SBSRAM、SRAM和其它异步存储器16位主口可以访问C62X/C67X存储器和外设多通道DMA控制器多通道串口32位定时器/功耗,C67xx：支持单精度32bit/双精度64bit操作，支持3232乘法,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,7,二、C62xxCPU结构介绍,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,8,C62xx/C67xx系统方框图,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,9,用C62xx实现算法举例,多数DSP算法包括如下运算：,运算操作：相乘、相加、循环和更新数据C62xx如何实现这个运算？,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,10,点积运算,运算的两个基本指令：,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,11,相乘（.M单元）,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,12,相加（.L单元）,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,13,寄存器组A,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,14,寄存器取代变量,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,15,建立循环,.添加跳转指令和循环标号.设定一个循环计数器.添加递减循环计数指令.给出基于循环计数值的跳转条件,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,16,1.跳转（.S单元）,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,17,2.设定一个循环计数器,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,18,3.递减循环计数,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,19,4.条件指令,所有指令都是根据下面条件寄存器的值为0或非0条件地执行:A1、A2、B0、B1、B2代码语法指令执行条件A2A20!A2A2=0,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,20,使用条件指令,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,21,将数值读入寄存器,如何读取a和x？.a、x和Y在存储器中.建变量指针.load/store中使用指针,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,22,读取/存入（.D单元）,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,23,读取指针,地址是常数，因此使用指令MVK：MVK指令所移的位数：16bit表示一个完整地址的位数：32bit一个地址读入寄存器必须使用两条指令：例如：,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,24,关于指针,第1次循环后，A4为：第2次循环如何访问a(1)和x(1)?,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,25,递增指针,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,26,另一套功能单元和寄存器(B侧),BIT/TI,第一讲TMS320C62xx/C67xx结构概述,27,代码复习（仅使用A侧）,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,28,C62xx/C67xxCPU结构,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,29,TMS320C62xxCPU数据通路,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,30,TMS320C67xxCPU数据通路,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,31,1.CPU数据通路,C62X和C67X的数据通路包括：2个通用寄存器组（A和B）8个功能单元（.L1,.L2,.S1,.S2,.M1,.M2,.D1,和D2）2个存储器读取通路（LD1和LD2）2个存储器存储通路（ST1和ST2）2个寄存器组交叉通路（1X和2X）2个数据寻址通路(DA1和DA2),BIT/TI,第一讲TMS320C62xx/C67xx结构概述,32,通用寄存器组,C62X/C67X数据通路中有2个通用寄存器组（A和B）：寄存器组A：A0-A15，寄存器组B：B0-B15。条件寄存器：A1、A2、B0、B1和B2可用于循环寻址的寄存器：A4-A7和B4-B7。通用寄存器组支持32位和40位定点数据，C67X也支持32位单精度和64位双精度浮点数据。对于40位和64位数据，需跨放在两个寄存器内。,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,33,功能单元,8个功能单元分成A、B两组：A组：.L1、.S1、.M1、.D1B组：.L2、.S2、.M2、.D2每个功能单元都有：2个32bit读口和1个32位写口.L1、.L2、.S1和.S2另有：8bit写口和8bit读口，支持40位操作数的读写同一周期8个功能单元可并行使用,1x,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,34,功能单元和执行操作,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,35,寄存器组交叉通路,CPU中有两个交叉通路1X和2X1X：允许A侧功能单元读取B组寄存器数据2X：允许B侧功能单元读取A组寄存器数据每侧仅有一个交叉通路，在同一周期内从另一侧寄存器组读操作数只能一次，或者同时进行使用2个交叉通路（1X和2X）的操作。.D不能使用交叉通路仅src2可以使用另一侧寄存器数据,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,36,C62xx存储器存取通路,LD、ST、DA：32bitST1、ST2与功能单元.L和.S的长型数据读通路共享,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,37,C67xx存储器存取通路,A组寄存器,B组寄存器,.D1,.D2,LD132MSB,ST1,ST2,LD232LSB,DA1,DA2,LD132LSB,LD232MSB,可同时读取2个32位数据到A侧寄存器和2个32位数据到B侧寄存器。,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,38,数据地址通路,2个数据地址通路（DA1，DA2）：允许寄存器产生的数据地址支持同侧寄存器到存储器的存取操作，也允许寄存器产生的数据地址支持另一侧寄存器到存储器的存取操作。,A组寄存器,B组寄存器,.D1,.D2,LD1,ST1,ST2,LD2,DA1,DA2,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,39,2.控制寄存器,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,40,控制寄存器,控制寄存器组,.S2,访问控制寄存器使用：MVC指令MVC指令仅使用.S2功能单元,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,41,寻址模式寄存器（AMR）,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,42,寻址模式,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,43,控制状态寄存器（CSR）,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,44,控制状态寄存器描述,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,45,E1节拍程序计数器（PCE1）,保存在流水线中处于E1节拍的执行包的32位地址,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,46,TMS320C67xx扩展控制寄存器,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,47,浮点加法配置寄存器（FADCR）,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,48,浮点加法配置寄存器字段描述,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,49,浮点乘法配置寄存器（FMCR）,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,50,浮点辅助配置寄存器（FAUCR）,DIV0：执行0倒数操作时置1；UNORD：用NAN作比较操作时置1,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,51,三、指令集概述,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,52,操作码映射（.L/.M),并行执行,目的寄存器为A组或B组,指定条件寄存器,是否等于零的测试,指令域,源2使用交叉通路,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,53,操作码映射（.D),基址寻址寄存器,寄存器偏移量/5位无符号常量,寻址模式,LDDW位,选择D1或D2,load/store指令域,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,54,操作码映射（NOP）,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,55,并行操作,取指包:八条32bit指令执行包:并行执行的所有指令。执行包中的每一条指令使用的功能单元必须各不相同每条指令的并行执行位(p位)控制本条指令是否与取指包中的其他指令并行执行：p=1与下条指令并行p=0下条指令在当前指令的下个周期执行,取指包的基本格式,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,56,例子取指包的部分并行p位模式,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,57,条件操作,z=1，进行零测试z=0，进行非零测试creg=0，z=0，意味着指令将无条件地执行。,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,58,C62xx指令集(根据操作类型分类),BIT/TI,第一讲TMS320C62xx/C67xx结构概述,59,C62xx指令集（根据功能单元分类）,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,60,C62xx指令集(根据执行周期分类),BIT/TI,第一讲TMS320C62xx/C67xx结构概述,61,四、C62xx/C67xxCPU内部总线,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,62,C62xx内部数据总线,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,63,五、存储器映射,C6201/C6202/C6701有两种映射方式：map0和map1map1：片内程序存储器位于0地址map0：片外存储器位于0地址C6211仅有一种映射方式映射方式通过管脚设置：C6201/C6701：BOOTMODE4:0C6202：扩展数据总线XD4:0,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,64,C6201/C6202/C6701存储器映射,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,65,C6211存储器映射,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,66,C6201/C6202/C6701存储器映射(map0),BIT/TI,第一讲TMS320C62xx/C67xx结构概述,67,六、C62xx/C67xx外设,EMIF:访问4M/16M/32M块，EPROM、SRAM、SDRAM、SBSRAM。DMA：4个通道，后台操作。BOOT：管脚设置引导方式，DMA完成，对片外存储器4M空间引导。SP：高速同步串行通信，T1/E1/MVIP接口HPIF：16bit访问片内数据RAMTimer/PwrDown：定时器，功耗模式。,BIT/TI,第一讲TMS320C62xx/C67xx结构概述,68,七、C62xx/C67xx系统方框图,BIT/TI,第一讲TMS3