MOSFET的制造工艺

数字集成数字集成 电路设计电路设计 学校：西安科技大学学校：西安科技大学 院系：电控学院电子科学系院系：电控学院电子科学系 数字集成电路设计 2 引言 电路设计人员必须具备芯片制造的 实践知识，根据不同的制造参数有 效地设计并优化电路。电路设计人 员也应该对制造工艺中使用的各层 掩膜的作用以及如何使用掩膜来定 义片上器件的各种特性有清楚地了 解。 数字集成电路设计 3 MOSMOS集成电路的工艺集成电路的工艺 P P阱阱CMOSCMOS工艺工艺 N N阱阱CMOSCMOS工艺工艺 双阱双阱CMOSCMOS工艺工艺 在硅衬底上制作在硅衬底上制作MOSMOS晶体管晶体管 数字集成电路设计 4 2012/3/27 MOS晶体管的动作晶体管的动作 MOS晶体管实质上是一种使晶体管实质上是一种使 电流电流 时而流过，时而切断时而流过，时而切断 的的开关开关 n+ n+ P型硅基板型硅基板 栅极栅极 绝缘层（绝缘层（SiO2） 半半 导导 体体 基基 板板 漏极漏极 源极源极 N沟沟MOS晶体管的基本结构晶体管的基本结构 源极源极(S) 漏极漏极(D) 栅极栅极(G) 数字集成电路设计 5 2012/3/27 silicon substrate source drain gate oxide oxide top nitride氮化物氮化物 metal connection to source metal connection to gate metal connection to drain polysilicon gate多晶硅栅多晶硅栅 doped silicon掺杂硅掺杂硅 field oxide gate oxide MOS晶体管的立体结构晶体管的立体结构 数字集成电路设计 6 2012/3/27 在硅衬底上制作在硅衬底上制作MOS晶体管晶体管 silicon substrate 数字集成电路设计 7 2012/3/27 silicon substrate oxide field oxide 数字集成电路设计 8 2012/3/27 silicon substrate oxide Photoresist 光刻胶光刻胶 注意正光刻胶和负光刻胶的区别：注意正光刻胶和负光刻胶的区别： 曝光后可溶为正光刻胶；曝光后不可溶（硬化的） 为负光刻胶。 负光刻胶对光更加敏感，但在光刻技术中的分辨率没负光刻胶对光更加敏感，但在光刻技术中的分辨率没 有正光刻胶高，因此，在高密度集成电路制造中，负有正光刻胶高，因此，在高密度集成电路制造中，负 光刻胶的使用并不普遍。光刻胶的使用并不普遍。 数字集成电路设计 9 2012/3/27 Shadow on photoresist photoresist Exposed area of photoresist Chrome plated glass mask铬镀金铬镀金 的玻璃屏的玻璃屏 Ultraviolet Light 紫外线紫外线 silicon substrate oxide 数字集成电路设计 10 2012/3/27 非感光区域非感光区域 silicon substrate 感光区域感光区域 oxide photoresist 数字集成电路设计 11 2012/3/27 Shadow on photoresist silicon substrate oxide photoresist photoresist 显影显影 数字集成电路设计 12 2012/3/27 silicon substrate oxide oxide silicon substrate photoresist 腐蚀腐蚀 数字集成电路设计 13 2012/3/27 silicon substrate oxide oxide silicon substrate field oxide 去胶去胶 数字集成电路设计 14 2012/3/27 silicon substrate oxide oxide gate oxide thin oxide layer 数字集成电路设计 15 2012/3/27 silicon substrate oxide oxide Polysilicon多晶硅多晶硅 gate oxide 数字集成电路设计 16 2012/3/27 silicon substrate oxide oxide gate gate ultra-thin超薄超薄 gate oxide polysilicon gate 数字集成电路设计 17 2012/3/27 silicon substrate oxide oxide gate gate photoresist Scanning direction of ion beam离子束扫描离子束扫描 方向方向 implanted ions in active region of transistors Implanted ions in photoresist to be removed during resist strip. source drain ion beam 数字集成电路设计 18 2012/3/27 silicon substrate oxide oxide gate gate source drain doped silicon掺杂硅掺杂硅 数字集成电路设计 19 2012/3/27 自对准工艺自对准工艺 1.1.在有源区上覆盖一层薄氧化层在有源区上覆盖一层薄氧化层 2.2.淀积多晶硅，用多晶硅栅极版淀积多晶硅，用多晶硅栅极版 图刻蚀多晶硅图刻蚀多晶硅 3.3.以多晶硅栅极图形为掩膜板，以多晶硅栅极图形为掩膜板， 刻蚀氧化膜刻蚀氧化膜 4.4.离子注入离子注入 5.5.在掺杂之前，制作的多晶硅栅在掺杂之前，制作的多晶硅栅 极所起的作用实际上是确定沟极所起的作用实际上是确定沟 道区和源区、漏区的准确位置。道区和源区、漏区的准确位置。 由于这个过程很准确的确定了由于这个过程很准确的确定了 这两个区域到栅极的相对位置，这两个区域到栅极的相对位置， 所以称为自对准工艺。所以称为自对准工艺。 数字集成电路设计 20 2012/3/27 silicon substrate source drain gate 数字集成电路设计 21 2012/3/27 silicon substrate gate contact holes接触孔接触孔 drain source 数字集成电路设计 22 2012/3/27 silicon substrate gate contact holes drain source 数字集成电路设计 23 2012/3/27 完整的简单完整的简单MOS晶体管结构晶体管结构 silicon substrate source drain gate oxide oxide top nitride氮化物氮化物 metal connection to source metal connection to gate metal connection to drain polysilicon gate多晶硅栅多晶硅栅 doped silicon field oxide gate oxide 数字集成电路设计 24 2012/3/27 CMOSFET P型型 si sub n+ gate oxide n+ gate oxide oxide p+ p+ 数字集成电路设计 25 2012/3/27 VDD P阱工艺阱工艺 N阱工艺阱工艺 双阱工艺双阱工艺 P- P+ P+ N+ N+ P+ N+ VS S VOUT VIN VDD N- P+ P+ N+ N+ P+ N+ VS S VOUT VIN VDD P- P+ P+ N+ N+ P+ N+ VS S VOUT VIN N-Si P-Si N- I-Si N+-Si 主要的主要的CMOS工艺工艺 数字集成电路设计 26 2012/3/27 掩膜掩膜1： P阱光刻阱光刻 N-Si-衬底 P-well P-well P-well N+ N+ P+ P+ N+ P+ N-Si P 数字集成电路设计 27 2012/3/27 具体步骤如下：具体步骤如下： 1生长二氧化硅生长二氧化硅（湿法氧化湿法氧化）： Si-衬底 SiO2 Si(固体固体)+ 2H2O SiO2（固体）（固体）+2H2 数字集成电路设计 28 2012/3/27 氧化氧化 数字集成电路设计 29 2012/3/27 2P阱光刻：阱光刻： 涂胶涂胶 腌膜对准腌膜对准 曝光曝光 光源光源 显影显影 数字集成电路设计 30 2012/3/27 数字集成电路设计 31 2012/3/27 硼掺杂（离子注入）硼掺杂（离子注入） 刻蚀（等离子体刻蚀）刻蚀（等离子体刻蚀） 去胶去胶 P+ 去除氧化膜去除氧化膜 P-well 3P阱掺杂：阱掺杂： 数字集成电路设计 32 2012/3/27 数字集成电路设计 33 2012/3/27 离子源离子源 高压高压 电源电源 电流电流 积分积分 器器 离子束离子束 数字集成电路设计 34 2012/3/27 掩膜掩膜2： 光刻有源区光刻有源区 有源区：有源区：nMOS、PMOS 晶体管形成的区域晶体管形成的区域 P+ N+ N+ P+ N-Si P-well P-well P-well 淀积氮化硅淀积氮化硅 光刻有源区光刻有源区 场区氧化场区氧化 去除有源区氮化硅及二氧化硅去除有源区氮化硅及二氧化硅 SiO2隔离岛隔离岛 硅局部氧化（LOCOS):在特定的区域有选 择地生成场氧化物，而不是在氧化物生成 后有选择地刻蚀出有源区。通过在氧化过 程中用氮化硅屏蔽有源区可以实现有选择 地生长氧化物。 数字集成电路设计 35 2012/3/27 有源区 deposited nitride layer 有源区光刻板 N型p型MOS制作区域 (漏-栅-源) 数字集成电路设计 36 2012/3/27 P-well 1. 淀积氮化硅：淀积氮化硅： 氧化膜生长（湿法氧化）氧化膜生长（湿法氧化） P-well 氮化膜生长氮化膜生长 P-well 涂胶涂胶 P-well 对版曝光对版曝光 有源区光刻板有源区光刻板 2. 光刻有源区：光刻有源区： 数字集成电路设计 37 2012/3/27 P-well 显影显影 P-well 氮化硅刻蚀去胶氮化硅刻蚀去胶 3. 场区氧化：场区氧化： P-well 场区氧化（湿法氧化）场区氧化（湿法氧化） P-well 去除氮化硅薄膜及有源区去除氮化硅薄膜及有源区SiO2 数字集成电路设计 38 2012/3/27 掩膜掩膜3： 光刻多晶硅光刻多晶硅 P-well 去除氮化硅薄膜及有源区去除氮化硅薄膜及有源区SiO2 P-well P+ N+ N+ P+ N-Si P-well 栅极氧化膜栅极氧化膜 多晶硅栅极多晶硅栅极 生长栅极氧化膜生长栅极氧化膜 淀积多晶硅淀积多晶硅 光刻多晶硅光刻多晶硅 数字集成电路设计 39 2012/3/27 P-well 生长栅极氧化膜生长栅极氧化膜 P-well 淀积多晶硅淀积多晶硅 P-well 涂胶光刻涂胶光刻 多晶硅光刻板多晶硅光刻板 P-well 多晶硅刻蚀多晶硅刻蚀 数字集成电路设计 40 2012/3/27 掩膜4 ：P+区光刻区光刻 1、P+区光刻区光刻 2、离子注入、离子注入B+，栅区有多晶硅做掩蔽，栅区有多晶硅做掩蔽， 称为硅栅自对准工艺。称为硅栅自对准工艺。 3、去胶、去胶 P-well P+ N+ N+ P+ N-Si P-well P-well P+ P+ 数字集成电路设计 41 2012/3/27 P-well P+ P-well P+ P+ 硼离子注入硼离子注入 去胶去胶 数字集成电路设计 42 2012/3/27 掩膜5 ：N+区光刻区光刻 1、N+区光刻区光刻 2、离子注入、离子注入P+，栅区有多晶硅做掩蔽，栅区有多晶硅做掩蔽， 称为硅栅自对准工艺。称为硅栅自对准工艺。 3、去胶、去胶 P-well P+ N+ N+ P+ N-Si P-well P-well P+ P+ N+ N+ 数字集成电路设计 43 2012/3/27 P-well N+ P-well P+ P+ 磷离子注入磷离子注入 去胶去胶 P+ P+ N+ N+ 数字集成电路设计 44 2012/3/27 掩膜6 ：光刻接触孔：光刻接触孔 1、淀积、淀积PSG. 2、光刻接触孔、光刻接触孔 3、刻蚀接触孔、刻蚀接触孔 P-well P+ N+ N+ P+ N-Si P-well P-well P+ P+ N+ N+ 磷硅玻璃（磷硅玻璃（PSG) 数字集成电路设计 45 2012/3/27 掩膜掩膜6 ：光刻接触孔：光刻接触孔 P-well P+ P+ N+ N+ 淀积PSG(磷硅玻璃) P-well P+ P+ N+ N+ 光刻接触孔 P-well P+ P+ N+ N+ 刻蚀接触孔 P-well P+ P+ N+ N+ 去胶 数字集成电路设计 46 2012/3/27 数字集成电路设计 47 2012/3/27 掩膜7 ：光刻铝线：光刻铝线 1、淀积铝、淀积铝. 2、光刻铝、光刻铝 3、去胶、去胶 P-well P-well P+ P+ N+ N+ 数字集成电路设计 48 2012/3/27 P-well P+ P+ N+ N+ 铝线铝线 PSG 场氧场氧 栅极氧化膜栅极氧化膜 P+区区 P-well N-型硅极板型硅极板 多晶硅多晶硅 N+区区 数字集成电路设计 49 2012/3/27 Example: Intel 0.25 micron Process 5 metal layers Ti/Al - Cu/Ti/TiN Polysilicon dielectric 数字集成电路设计 50 2012/3/27 Interconnect Impact on Chip 数字集成电路设计 51 2012/3/27 掩膜8 ：刻钝化孔：刻钝化孔 Circuit PAD CHIP 数字集成电路设计 52 双阱标准CMOS工艺 P+ p-epi p well n well p+ n+ gate oxide Al (Cu) t