场效应管N沟道和P沟道判断方法

1场效应管 N 沟道和 P 沟道判断方法 （1）场效应管的极性判断，管型判断（如图） G 极与 D 极和 S 极正反向均为 （2）场效应管的好坏判断 把数字万用表打到二极管档， 用两表笔任意触碰场效应管的三只引脚， 好的场效应管最终测 量结果只有一次有读数，并且在 500 左右。如果在最终测量结果中测得只有一次有读数，并 且为“0”时，须用表笔短接场效应管识引脚，然后再测量一次，若又测得一组为 500 左右 读数时，此管也为好管。不符合以上规律的场效应管均为坏管。 场效应管的代换原则（注：只适合主板上场效应管的代换） 一般主板上采用的场效管大多为绝缘栅型增强型 N 沟通最多，其次是增强型 P 沟道，结型 管和耗尽型管一般没有，所以在代换时，只须在大小相同的情况下，N 沟道代 N 沟道，P 沟 道代 P 沟道即可。 2如果要问更简单的测试方法，就是：找一块有 R*10K 挡的指针表，将表打在 R*10K 挡， 把管子放在绝缘好的板上， （因为场效应管的输入阻抗非常高） ，如万用表的玻璃上，先用镊 子短路一下管脚，用黑笔定住 D 极，红笔定住 S 极，用一个手指摸 G 极，另一手指摸黑笔， 这时候表针大幅度偏转，摸着 G 极的手指不放，摸着黑笔的手指放开黑笔，去摸红笔，这 时表针反偏，再摸黑笔正偏，又摸红笔又反偏，正常的管子偏转脚度非常大，接近 0 欧姆， 坏的管子不偏转， （不包括击穿） ，性能变坏的偏转小。由于管子结构不同，在正偏时手指放 开黑笔后表针反不反偏都为正常。 （就是有的还是保持在 0 欧姆左右，有的手指放开黑表笔 后表针就回到无穷大） 。原理就是给控制栅极（G）加个高或低的电位，使其导通或截止。 3部分供电 MOS 管电压计算方法 电路如图，这里常见 MOS 的 S 极输出电压计算与输入电压没有关系，和 431 上端的电阻也 无关系，与图中的 VCC 也无关系(R1/R2 的 VCC 有效，除外） VoutVref X （RaRb）/Ra 而 Vref 仅由 R1、R2 决定 R1 R2 Ra Rb 四个电阻的人为修改，均可直接改变 MOS 输出电压 其实 1117 1084 等器件内部也就是这样的 新手知识：MOS 管原理 双极型晶体管把输入端电流的微小变化放大后， 在输出端输出一个大的电流变化。 双极型晶 体管的增益就定义为输出输入电流之比（beta） 。另一种晶体管，叫做场效应管（FET） ， 把 输入电压的变化转化为输出电流的变化。FET 的增益等于它的 transconductance， 定义为输出电流的变化和输入电压变化之比。 场效应管的名字也来源于它的输入端 （称为 gate） 通过投影一个电场在一个绝缘层上来 影响流过晶体管的电流。 事实上没有电流流过这个绝缘体， 所以 FET 管的 GATE 电流非常小。 最普通的 FET 用一薄层二氧化硅来作为 GATE 极下的绝缘体。这种晶体管称为金属氧化物半 导体(MOS)晶体管，或,金属氧化物半导体场效应管（MOSFET） 。因为 MOS 管更小更省电， 所以他们已经在很多应用场合取代了双极型晶体管。 首先考察一个更简单的器件MOS电容能更好的理解 MOS管。 这个器件有两个电极， 一个是金属，另一个是 extrinsic silicon，他们之间由一薄层二氧化硅分隔开（图 1.22A） 。 金 属极就是 GATE，而半导体端就是 backgate 或者 body。他们之间的绝缘氧化层称为 gate dielectric。图示中的器件有一个轻掺杂 P 型硅做成的 backgate。这个 MOS 电容的电特性能 通过把 backgate 接地，gate 接不同的电压来说明。图 1.22A 中的 MOS 电容的 GATE 电位是 0V。金属 GATE 和半导体 BACKGATE 在 WORK FUNCTION 上的差异在电介质上产生了一个小 电场。图示的器件中，这个电场使金属极带轻微的正电位，P 型硅负电位。这个电场把硅中 底层的电子吸引到表面来，它同时把空穴排斥出表面。这个电场太弱了，所以载流子浓度的 变化非常小，对器件整体的特性影响也非常小。 图 1.22B 中是当 MOS 电容的 GATE 相对于 BACKGATE 正偏置时发生的情况。穿过 GATE DIELECTRIC 的电场加强了，有更多的电子从衬底被拉了上来。同时，空穴被排斥出表面。随 着 GATE 电压的升高，会出现表面的电子比空穴多的情况。由于过剩的电子，硅表层看上去 就像 N 型硅。掺杂极性的反转被称为 inversion，反转的硅层叫做 channel。随着 GATE 电压 的持续不断升高，越来越多的电子在表面积累，channel 变成了强反转。Channel 形成时的电 压被称为阈值电压 Vt。当 GATE 和 BACKGATE 之间的电压差小于阈值电压时，不会形成 channel。当电压差超过阈值电压时，channel 就出现了。 图 1.22 MOS 电容： （A）未偏置（VBG0V） ， （B）反转（VBG3V） ， （C）积累（VBG -3V） 。 图 1.22C 中是当 MOS 电容的 GATE 相对于 backgate 是负电压时的情况。 电场反转， 往表 面吸引空穴排斥电子。硅表层看上去更重的掺杂了，这个器件被认为是处于 accumulation 状态了。 MOS 电容的特性能被用来形成 MOS 管。图 1.23A 是最终器件的截面图。Gate，电介质 和backgate保持原样。 在GATE的两边是两个额外的选择性掺杂的区域。 其中一个称为source， 另一个称为 drain。 假 设 source 和 backgate 都接地， drain 接正电压。 只要 GATE 对 BACKGATE 的电压仍旧小于阈值电压，就不会形成 channel。Drain 和 backgate 之间的 PN 结反向偏置， 所以只有很小的电流从 drain 流向 backgate。如果 GATE 电压超过了阈值电压，在 GATE 电介 质下就出现了 channel。这个 channel 就像一薄层短接 drain 和 source 的 N 型硅。由电子组 成的电流从 source 通过 channel 流到 drain。总的来说，只有在 gate 对 source 电压 V 超过 阈值电压 Vt 时，才会有 drain 电流。 MOSFET 晶体管的截面图： NMOS （A） 和 PMOS （B） 。 在图中， SSource， G=Gate,D=Drain。 虽然 backgate 图上也有，但没有说明 MOS 管的 source 和 drain 是可以对调的，他们都是在 P 型 backgate 中形成的 N 型区。 在多数情况下，这个两个区是一样的，即使两端对调也不会影响器件的性能。这样的器件被 认为是对称的。在对称的 MOS 管中，对 soure 和 drain 的标注有一点任意性。定义上，载流 子流出 source，流入 drain。因此 Source 和 drain 的身份就靠器件的偏置来决定了。有时晶 体管上的偏置电压是不定的，两个引线端就会互相对换角色。这种情况下，电路设计师必须 指定一个是 drain 另一个是 source。 Source 和 drain 不同掺杂不同几何形状的就是非对称 MOS 管。制造非对称晶体管有 很多理由，但所有的最终结果都是一样的。一个引线端被优化作为 drain，另一个被优化作 为 source。如果 drain 和 source 对调，这个器件就不能正常工作了。 5 i8 m$ K; H) N+ y$ T 图 1.23A 中的晶体管有 N 型 channel 所有它称为 N-channel MOS 管，或 NMOS。P-channel MOS（PMOS）管也存在。图 1.23B 中就是一个由轻掺杂的 N 型 BACKGATE 和 P型 source 和 drain组成的 PMOS管。 如果这个晶体管的 GATE 相对于 BACKGATE 正向偏置，电子就被吸引到表面，空穴就被排斥出表面。硅的表面就积累，没有 channel 形 成。 如果 GATE 相对于 BACKGATE 反向偏置