TimeQuest使用教程(中文版).ppt

TimeQuest使用教程,VincentSongQ22008,骏龙科技（西安办事处）,2,TimeQuest使用教程,简介使用步骤时序分析中的要点设计实例常见时序优化方法,TimeQuest使用教程,简介,4,TimeQuest时序分析器简介,随着FPGA密度和速率的提高，传统FPGA时序分析工具很难满足复杂程度不同的设计需求。新的TimeQuest时序分析器可以达到基本和高级时序分析要求，提供完整的GUI环境，建立约束和时序报告，并提供ASIC功能特性，自然地支持业界标准的Synopsys设计约束(SDC)格式，以及全脚本功能。与标准时序分析器(TAN)相比，TimeQuest(STA)都有明显的优势：基本时序分析要求-TimeQuest提供使用方便的GUI，建立约束，查看时序报告。使TimeQuest可以提供和TAN相同的流程，不必再学习SDC或其他的约束格式。中间时序分析要求-TimeQuest能够自然地支持SDC格式。TimeQuest简化了SDC学习过程，提供按需的交互式报告功能。高级时序要求-TimeQuest提供全脚本功能，建立约束，生成报告，管理时序分析流程。TimeQuest支持高级报告，并且能够建立定制报告。,5,TimeQuest软件及器件支持,QuartusII从6.0版本开始支持TimeQuest时序分析器TimeQuest支持MAXII、Cyclone系列、Stratix系列和HardCopyII器件在QII中选择以上器件时，可以选择使用TAN或STA分析ArriaIIGX、StratixIV(GX/E)器件仅支持STA分析Altera建议在90nm、65nm和40nm工艺节点上所有新设计都使用TimeQuestSDC是约束高速源同步接口(例如DDR和DDR2)和时钟复用设计结构的理想格式，对信号间复杂时序关系可以进行更高效的理解和精细的控制,Settings-TimingAnalysisSettings下选择TAN或STA分析,6,进入TimeQuest,Tools-TimeQuestTimingAnalyzer，或点击按钮,7,TimeQuest界面,8,任务窗,提供对常用操作的快速访问命令执行生成报告按照默认设置执行大部分命令,双击可执行任意命令,9,报告窗,显示目前可以看到的报告列表报告由任务窗产生使用报告命令生成报告，如在控制窗以tcl命令的方式输入,点击对应的报告，在察看窗中了解详细信息,10,查看窗,主观察区显示报告表内容和图形结果,时序报告栏,时序柱状图,路径Slack报告,11,控制窗,直接输入并执行SDCholdedgemoveswithsetupedge,53,理解Multicycle(3),要求源端数据在第一个时钟沿后、第三个时钟沿前到达目的端。,reg1.clk,reg2.clk,Latchedge,Launchedge,MulticycleSetup=2MulticycleHold=1,S1,S2,H1,*Defaultholdedgeisoneedgebefore/aftersetupedge,本例中，路径当中有一个大的组合逻辑模块，因此需要设置多周期保持时间，以防止数据因延时小而提前到达目的端。,54,其它Multicycle情况,两个时钟有相位偏差,IncorrectLatchedge,CorrectLatchedge,1,2,使用start将latch沿向后延迟一个周期，放松时序要求。,源时钟频率高使用start设置,55,使用PLL相位调整平衡Setup/HoldSlack,相移时间=(worstcaseholdslack-worstcasesetupslack)/2,Largeholdslack,Smallsetupslack,56,源同步设计中输入延时计算,Maximuminputdelay=+tCOEXT-=tCLK-tSUFPGAMinimuminputdelay=+tCOminEXT-=tHFPGA,Receiver,Driver,data_in,clk_in,Delay,Datadelay,Clockdelay,tCO,57,源同步设计中输出延时计算,Maximumoutputdelay=+tSUEXT-=tSUEXT（忽略PCB延时）Minimumoutputdelay=-tHEXT-=-tHEXT（忽略PCB延时）,Receiver,Driver,data_out,gen_clk,Datadelay,Clockdelay,tSU/tH,Delay,58,源同步设计(中心对齐),INCLK,DVW,DVW,Tsu,Th,Launchedge,Latchedge,59,源同步设计(沿对齐),INCLK,DVW,DVW,Tsu,Th,Launchedge,Latchedge,60,TimeQuest的优势,使用方便的GUITimeQuest时序分析器提供使用方便的GUI以及交互式报告，进行时序分析。对业界标准SDC格式的自然支持您可以利用功能强大的业界标准时序约束格式，使用并反复使用SDC格式和工具命令语言(Tcl)脚本，进一步提高效率。支持复杂的时钟方案SDC格式提供更简单但是功能更强大的时序格式，对高级设计组成(DDR以及其他源同步协议、复用时钟等)进行快速直接的描述和分析。进一步提高性能与标准时序分析器相比，TimeQuest时序分析器能够建立更精确的时序行为模型(例