第七章可编程逻辑器件的工作原理及应用演示幻灯片

1,第七章可编程逻辑器件的工作原理及应用,主讲：司杨制作：张海峰,第七章可编程逻辑器件的工作原理及应用,7.1可编程逻辑器件的编程原理,7.1.1概述一、数字电路的发展与可编程器件的出现二、PLD的发展态势三、可编程逻辑器件的分类1.按集成密度划分为7.1.2PLD的结构、表示方法1.PLD的基本结构2.PLD的逻辑符号表示方法3.编程连接技术4.低密度可编程逻辑器件,6.1.3可编程只读存储器PROM6.1.4可编程逻辑阵列PLA一、PLA基本结构二、PLA应用举例6.1.5可编程阵列逻辑PAL6.1.6通用阵列逻辑GAL一、GAL16V8总体结构二、输出逻辑宏单元（OLMC）1.OLMC的结构2.GAL16V8的结构控制字3.OLMC的配置三、行地址结构6.1.2PLD的结构、表示方法,5,一、数字电路的发展与可编程器件的出现,集成度：,高效、低耗、高精度、高稳定、智能化。,VLSIC,LSIC,SSIC,MSIC,7.1.1概述,6,专用型：ASIC（ApplicationSpecificIntegratelCircuit),逻辑功能：,通用型：54/74系列、74HC系列、74HCT系列等,可编程器件(PLD:ProgrammableLogicDevice）,VLSIC,7,二、PLD的发展态势,向低电压和低功耗方向发展，5V3.3V2.5V1.8V更低,向高集成度、高速度方向发展集成度已达到400万门以上,向数、模混合可编程方向发展,向内嵌多种功能模块方向发展RAM，ROM，DSP，CPU等,8,1.按集成密度划分为,三、可编程逻辑器件的分类,9,7.1.2PLD的结构、表示方法,与门阵列,或门阵列,乘积项,和项,PLD主体,输入电路,输入信号,互补输入,输出电路,输出函数,可由或阵列直接输出，构成组合输出；通过寄存器输出，构成时序方式输出。,1.PLD的基本结构,10,11,2.PLD的逻辑符号表示方法,(1)连接的方式,12,(2)基本门电路的表示方式,F1=ABC,与门,或门,A,B,C,还有一种侧重于高性能应用,容量大,性能能满足各类高端应用,如Startix,StratixII等,用户可以根据自己实际应用要求进行选择。在性能可以满足的情况下,优先选择低成本器件。,Cyclone（飓风）：Altera中等规模FPGA,2003年推出,0.13um工艺,1.5v内核供电,与Stratix结构类似,是一种低成本FPGA系列,是目前主流产品,其配置芯片也改用全新的产品。,118,CycloneII：Cyclone的下一代产品,2005年开始推出,90nm工艺,1.2v内核供电,属于低成本FPGA,性能和Cyclone相当,提供了硬件乘法器单元,119,Stratix：altera大规模高端FPGA,2002年中期推出,0.13um工艺,1.5v内核供电。集成硬件乘加器,芯片内部结构比Altera以前的产品有很大变化。,120,StratixII:Stratix的下一代产品,2004年中期推出,90um工艺,1.2v内核供电,大容量高性能FPGA,121,Xilinx主流芯片,1.主流CPLD产品：,XC9500Flash工艺PLD,常见型号有XC9536，XC9572，XC95144等。型号后两位表示宏单元数量。,CoolRunner-II：1.8v低功耗PLD产品，简评：静态功耗很低，性能指标优于XC9500，主要用于用于电池供电系统，但使用者还不是非常广泛,122,2.主流FPGA产品Xilinx的主流FPGA分为两大类，一种侧重低成本应用，容量中等，性能可以满足一般的逻辑设计要求，如Spartan系列；还有一种侧重于高性能应用，容量大，性能能满足各类高端应用，如Virtex系列，用户可以根据自己实际应用要求进行选择。在性能可以满足的情况下，优先选择低成本器件。,Spartan-3/3L:新一代FPGA产品，结构与VirtexII类似，全球第一款90nm工艺FPGA，1.2v内核，于2003年开始陆续推出。简评：成本低廉，总体性能指标不是很优秀，适合低成本应用场合，是Xilinx未来几年在低端FPGA市场上的主要产品,123,Spartan-3E：xilinx最新推出的低成本FPGA，基于Spartan-3/3L，对性能和成本进一步优化,124,Virtex-4:xilinx最新一代高端FPGA产品，包含三个子系列：LX，SX，FX简评：各项指标比上一代VirtexII均有很大提高，获得2005年EDN杂志最佳产品称号，从2005年年底开始，将逐步取代VirtexII，VirtexII-Pro,是未来几年Xilinx在高端FPGA市场中的最重要的产品,125,Virtex-II:2002年推出，0.15um工艺，1.5v内核，大规模高端FPGA产品简评：Xilinx比较成功的产品，目前在高端产品中使用广泛，新设计推荐用户转到Virtex-4器件上,126,四、FPGA和CPLD的选用,1.器件的资源三家主流公司产品：Altera、Xilinx：数千门数百万门Lattice：数万门以下资源占用以仿真系统给出的报告为准，并应留有适当的余量（20%）。,127,2.芯片速度芯片速度越高，其对微小毛刺信号的反映越灵敏，系统工作的稳定性越差。芯片的速度等级与其价格的关系。3.器件功耗CPLD：5V、3.3VFPGA：5V、3.3V、2.5V、1.8V、1.5V,128,4.FPGA/CPLD的选择CPLD选用：（1）逻辑密集型；（2）中小规模（100050000）；（3）免费软件支持；（4）编程数据不丢失，电路简单；（5）ISP特性，编程加密；（6）布线延迟固定，时序特性稳定；,129,FPGA选用：（1）数据密集型；（2）大规模设计（5000数百万门）；（3）SOC设计；（4）ASIC的设计仿真；（5）布线灵活，但时序特性不稳定；（6）需用专用的ROM进行数据配置。5.FPGA/CPLD封装常见封装：PLCC、PQFQ、TQFP、RQFP、VQFP、MQFP、PGA、BGA等。引脚数：281517,7.3MAX_PLUS_II的基本使用方法与可编程逻辑器件的应用举例,请参见Maxplus使用指南请参见Maxplus使用简介,131,PLD的开发流程图,132,编程的目标文件,.POF文件SRAM目标文件(.SOF)JEDEC文件(.JED)十六进制(Intel格式)文件(.HEX)Tabular文本文件(.TTF)串行位流文件(.SBF),133,PLD开发软件,LogicalDevices公司的CUPL软件DataI/O公司的ABEL软件Xilinx公司的Fundation软件Altera公司的MAX+PLUS软件Lattice公司的ISPSynarioSystem软件通常这些软件只能开发本公司生产的器件。,134,PLD编程器,Xeltek公司的SUPERPRO系列编程器Microcontrollers（如：INTEL公司的8751H、8796BH等）；PLD器件（如各种PAL、GAL器件、XILINX公司的XC7372-68PL(159)等CPLD器件、Lattice公司的ispLSI1016-44PL(60)、ispLSI1032-84PL(62)等ispLSI器件的编程。,135,原理图/VHDL文本编辑,综合,FPGA/CPLD适配,FPGA/CPLD编程下载,FPGA/CPLD器件和电路系统,时序与功能门级仿真,1、功能仿真2、时序仿真,逻辑综合器,结构综合器,1、isp方式下载2、JTAG方式下载3、针对SRAM结构的配置4、OTP器件编程,功能仿真,1.8FPGACPLD设计流程,应用FPGA/CPLD的EDA开发流程:,136,编译器的输入和输出文件,137,设计输入总结,138,1.9设计输入(原理图HDL文本编辑),1.图形输入,图形输入,原理图输入,状态图输入,波形图输入,139,第三讲FPGA/CPLD硬件设计开发,信息与通信学院：谢跃雷,140,原理图/HDL文本编辑,综合,FPGA/CPLD适配,FPGA/CPLD编程下载,FPGA/CPLD器件和电路系统,时序与功能门级仿真,1、功能仿真2、时序仿真,逻辑综合器,结构综合器,1、isp方式下载2、JTAG方式下载3、针对SRAM结构的配置4、OTP器件编程,功能仿真,应用FPGA/CPLD的EDA开发流程:,141,下载线及下载板电路,用户板电路设计,通常，将对CPLD的下载称为编程(Program)，对FPGA中的SRAM进行直接下载的方式称为配置(Configure)，但对于OTPFPGA的下载和对FPGA的专用配置ROM的下载仍称为编程。,以Altera公司的CPLD及FPG为主说明编程与配置方法,142,一、ByteBlaster并行下载方式,在实际应用中，Altera公司的器件一般采用ByteBlaster并行下载方，因为这种下载方式既方便，速度又快。Altera的ByteBlaster并行下载电缆的一端为25芯接口，可以与计算机上的25芯并口相连，另一端为l0芯接口，与含有目标器件的电路板相连。,JTAG接口,143,什么是JTAG？,主要用于芯片内部测试仿真。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。,标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。,JTAG用来对芯片进行测试，允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。,现在，JTAG接口还常用于实现ISP（In-SystemProgrammable:在线编程），对CPLD、FLASH等器件进行编程。,144,早期的ByteblasterMV下载线最新的ByteblasterII下载线USBblaster下载线,接口各引脚信号名称,两种下载模式：,(1)被动串行同步(PS)方式(2)JTAG方式,145,ByteblasterII下载线,146,ByteblasterII下载线,147,ByteblasterMV下载线,148,ByteblasterMV下载线,149,150,二、CPLD的编程方案,PC机,JTAG编程端口,CPLD,PC机,isp编程端口,CPLD,编程适配电路,编程适配电路,JTAG编程信号：TCK、TDO、TMS、TDI,CPLD内带有EEPROM，掉电后信息也不会丢失，只需将软件设计好的程序直接下载到芯片中就可以。,151,1.CPLD的JTAG方式编程,CPLD编程下载连接图,TCK、TDO、TMS、TDI为CPLD的JTAG口,对CPLD编程,152,多CPLD芯片编程连接方式,CPLD的多芯片编程,153,2CPLD的isp方式编程,ispLSI器件的编程采用E2CMOS元件来存储数据，编程时通过行地址和数据位对E2CMOS元件寻址。编程的寻址和移位操作由地址移位寄存器和数据移位寄存器完成。两种寄存器都按FlFO（先入先出）的方式工作。由于器件是插在目标系统中或线路板上进行编程，因此在系统编程的关键是编程时如何使芯片与外部脱离。,154,CPLD,isp-IN-SYSTEM-PROGRAMMERBALE,LATTICE的isp下载方式,ISP接口,155,编程时连线,器件编程时需要五根信号线用来传递编程信息：1）ispEN：编程使能信号。当=1时，器件为正常工作状态；当=0时，器件所有的I/0端被置成高阻状态，因而切断了芯片与外电路的联系。2）SDO：为数据输出线。3）SLCK：为串行时钟线。4）SDI：向串行移位寄存器提供编程数据和其它命令。5）MODE：为编程状态机的控制线，SDI与MODE一起为编程状态机的控制线。,156,ISP状态机共有三个状态：,闲置态（IDLE）、移位态（SHIFT）和执行态（EXECUTE），三种状态转移图如下图所示。,157,ISP功能提高设计和应用的灵活性,减少对器件的触摸和损伤不计较器件的封装形式,允许一般的存储样机制造方便支持生产和测试流程中的修改,允许现场硬件升级迅速方便地提升功能,未编程前先焊接安装,系统内编程-ISP,在系统现场重编程修改,158,FPGA的3种常用的标准下载配置模式,1、PassiveSerialMode,3、JTAGMode,2、ActiveSerialMode,三、FPGA的配置方案,FPGA是基于SRAM工艺的，掉电后信息全部丢失需加配置芯片来存储信息。,159,主动配置方式（AS）：由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程；被动方式(PS):是由外部计算机或控制器控制配置过程。FPGA在正常工作时，它的配置数据存储在SRAM中。由于SRAM的易失性，每次加电时，配置数据都必须重新下载。在实验系统中，通常采用外部计算机或控制器进行调试，因此可以使用被动配置方式。但是当数字系统设计完毕需要正式投入使用时，在应用现场不可能在FPGA每次加电后，用一台PC手动地进行配置。因此上电后，系统自动加载配置对于FPGA来说是必须的，这时FPGA将主动从外围专用存储芯片中获得配置数据。,160,FPGA配置,JTAG配置端口,FPGA,PS配置端口,PC机,配置适配电路,配置器件或配置电路,AS配置端口,专用FLASH配置器件,161,使用PC并行口配置FPGA,PS模式配置时序,162,多FPGA芯片配置电路,163,FLEX、ACEX、APEX等系列FPGA器件配置连线图,FLEX、ACEX、APEX系列FPGA配置电路,FPGAPassiveSerialConfiguration被动串行配置模式,10针标准配置/下载接口,通过配置电路后与PC机的并行接口相接,对FPGA配置,方案1:PS端口直接配置,164,FPGA使用EPC配置器件的配置时序,用专用配置器件配置FPGA,165,FPGA的配置电路原理图,OTP配置器件：EPC1441、EPC1、EPC1213等,方案2:PS端口OTP专用器件配置,缺点：1、芯片价格高。2、只能一次编程。3、可配置的FPGA规模小，不能用于SOPC系统配置。4、无法用于实时多任务重配置,166,用专用配置器件配置FPGA,EPC2配置FPGA的电路原理图,EPC2可以多次重复编程，且是isp方式编程,外部上拉电阻1KX5,167,DCLKnCSnINIT_CONFOEDATA,PC机,FPGA,EPC2配置芯片,配置电路和JTAG编程端口,DCLKCONF_DONEnCONFIGnSTATUSDATA0,TCKTMSTDOTDI,TCKTMSTDOTDI,配置,编程,利用FLASH结构的EPC2为FPGA作配置,方案3:PS端口E平方专用器件配置,缺点：1、芯片价格高。2、可多次编程次数少。3、无法用于实时多任务重配置,168,方案4:AS端口FLASH专用器件配置,PC机,Cyclone系列FPGA,EPCSX配置芯片,ByteBlasterII配置电路,配置,编程,AS配置端口,ByteBlaster(MV)配置电路ByteBlasterII配置电路,POF硬件购建配置文件,Nios工作软件,Nios嵌入式系统,缺点：1、只适合于Cyclone系列器件2、无法用于实时多任务重配置,169,FPGA,普通单片机,EPROM或串行E平方ROM,PS配置端口DCLKCONF_DONEnCONFIGnSTATUSDATA0,方案5:PS端口单片机软件方式配置,单片机I/O端口,单片机软件配置方案缺点：1、配置过程中易受干扰，可靠性低，不能用于可靠性要求高的领域。2、配置速度慢，不能用于反应速度要求高的领域。3、可配置的FPGA规模小，无法用于大于10K30乃至SOPC领域的器件配置。4、电路面积比较大5、实验模式不规范,170,单片机产生配置时序、读取EPROM中的配置数据,EPROM中放置多个不同功能的配置文件,对FPGA进行配置,171,使用单片机配置FPGA,图2-54MCU用PPS模式配置FPGA电路,172,单片机使用PPS模式配置时序,173,用89C52进行配置,174,各种规模的FPGA,ASIC/CPLD,大容量EPROM,PS配置端口DCLKCONF_DONEnCONFIGnSTATUSDATA0,方案6:PS端口ASIC/CPLD硬件高速配置方案,I/O端口,缺点：1、电路面积比较大,175,PC机选择JTAG下载模式,GWAK30Z型适配板,掉电配置选择PS下载模式,掉电保护配置复位,40MHz配置时