DSP系统与芯片的结构特点

第1章：DSP技术概要,数字信号处理器DSP（DigitalSignalProcessors）是一种用于数字信号处理的可编程微处理器。它的诞生与快速发展，使各种数字信号处理算法得以实时实现，为数字信号处理的研究和应用打开了新局面，提供了低成本的实际工作环境和应用平台，推动了新的理论和应用领域的发展。,第1章：DSP技术概要,目录1.1DSP系统和芯片的结构特点1.2DSP的发展概况及趋势1.3DSP芯片的分类、性能及其应用,1.1DSP系统和芯片的结构特点1.1.1DSP系统的基本结构数字信号处理DSP（DigitalSignalProcessing）：是研究如何对信号采样、变换、滤波、估计、增强、混合、比较、压缩及识别等处理算法的一门学科。,第1章：DSP技术概要,第1章：DSP技术概要,实时处理（Real-Time）：数字信号处理与信号的输入和输出保持同步非实时处理（NonReal-Time）：先对信号进行采样并存储，然后再对其进行处理,第1章：DSP技术概要,DSP系统的基本结构如图所示,第1章：DSP技术概要,在通用计算机上用软件实现用单片机实现用可编程DSP实现用专用DSP实现用可编程阵列FPGA等实现DSP+单片机+FLASH+CPLDDSP+FPGADSP+ARM+操作系统基于标准总线的DSP系统,数字信号处理的实现,第1章：DSP技术概要,1.1.2DSP芯片的结构特点经典的DSP算法举例求两序列信号h(n)、x(n)的卷积：求两序列信号y(n)、x(n)的相关函数：数字滤波器的数学表达式为：对信号进行快速傅立叶变换FFT：数字信号处理的突出特点：AiXi、高速实时,第1章：DSP技术概要,DSP特别适合于数字信号处理的结构.采用改进型哈佛结构计算机的总线结构分为：冯诺依曼结构哈佛结构,第1章：DSP技术概要,冯诺依曼结构特点：程序和数据共用同一套总线，对程序和数据需要分时读写，执行速度慢，数据吞吐量低，计算机结构简单，不适于进行高速度的数字信号处理,第1章：DSP技术概要,多数微处理器和单片机采用冯诺依曼结构，如图所示,第1章：DSP技术概要,哈佛结构特点：程序、数据具有独立的存储空间，有独立的程序总线和数据总线，可同时对程序和数据进行寻址和读写访问，执行速度高，数据吞吐量大，计算机结构复杂，非常适于进行高速的数字信号处理。(a)哈佛结构(b)改进型哈佛结构,第1章：DSP技术概要,(a)哈佛结构(b)改进型哈佛结构,第1章：DSP技术概要,DSP采用的是改进型哈佛总线结构，如上图(b)所示改进之处主要体现在下列3点：1）片内RAM可映像至数据空间，也可映像至程序空间2）片内ROM可映像至程序空间，也可映像至数据空间3）具有根装载(Bootloader)功能,第1章：DSP技术概要,ROM/Flash,SARAM,B0DARAM,B1,B2DARAM,Memory-MappedRegisters,外部地址总线,外部数据总线,ControlBus,PAB,DRAB,DWAB,PRDB,DRDB,DWEB,ExternalSignals,CPU,On-ChipPeripherals/Registers,TMS320C2000系列DSP的总线结构图,第1章：DSP技术概要,2.流水线操作指令的执行通常分为以下4个阶段：取指Fetch译码Decode取操作数Operand执行Execute,第1章：DSP技术概要,取指.译码.取操作数.执行指令n-2,取指.译码.取操作数.执行指令n-1,取指.译码.取操作数.执行指令n,采用冯诺依曼结构的微处理器指令流如下图CPU是在完成一条指令的全部4个操作阶段后再去执行另一条指令的，从时间上看是一种串行执行的过程，因此需要花费较多的CPU时钟周期。,第1章：DSP技术概要,DSP采用多级流水线结构所谓流水线操作就是将一条指令的不同阶段分配在连续的几个周期上，通过不同的硬件去完成指令的不同执行阶段(称为级)。,第1章：DSP技术概要,一个4级流水线的示意图如图1-6所示。虽然就一条指令而言，似乎要用4个时钟周期才能完成全部操作，但从多条指令的角度看，则可认为每条指令的运行时间是单周期。这样，就使指令的运行速度得到了很大提高。,第1章：DSP技术概要,TMS320C6000系列定点DSP采用的多级流水线如图所示,第1章：DSP技术概要,3.片内集成有硬件乘法器和乘加单元DSP内集成了硬件乘法器，可在单周期内完成1616位、3232位等的乘法运算。DSP内集成了乘加单元，从硬件结构上为高速完成卷积、相关、FFT及数字滤波等信号处理算法提供了基础。,第1章：DSP技术概要,C2000系列DSPLF240 x内部结构,第1章：DSP技术概要,TMS320C6000系列片内有2个硬件乘法器，支持在单周期内完成下列乘法运算。16位16位16位32位双16位16位4个8位8位,C64xCPU,DataPath2,DataPath1,RegisterFileA,D2,S2,L2,A31-A16,InstructionDecode,InstructionDispatch,InstructionFetch,ControlRegisters,InterruptControl,S1,L1,TMS320C64x-CPU,A15-A0,+,+,+,+,+,+,+,+,+,+,+,+,+,+,+,M1,x,D1,+,+,RegisterFileB,B31-B16,B15-B0,+,+,M2,AdvancedInstructionPacking,+,x,x,x,x,x,x,x,x,x,x,x,AdvancedEmulation,第1章：DSP技术概要,4.功能强大的CPU结构DSP的CPU一般包括：算术逻辑运算单元ALU、累加器、硬件乘法器、乘加单元、加法器、桶型移位器、程序地址产生和数据地址产生等部分。例如：TMS320C6000采用双数据通道和8个功能单元的结构。具有超长指令字(VLIW)操作能力。,TMS320C64xCPU内核,第1章：DSP技术概要,5.硬件循环重复机制许多DSP芯片具有指令重复循环的专用硬件及重复操作指令，能够自动重复执行单条或一段指令。TMS320C5000中有重复计数器RPTC。当执行一条重复指令RPT#N时，会将重复值N送入RPTC，则紧接RPT后面的那条指令将被重复执行N+1次。每重复执行一次，RPTC的内容自动减1，直至减至零为止。这样可通过硬件自动完成循环操作过程。,假设：块ai存放于程序存储器块中（起始地址2000h）块bi存放于数据存储器中（起始地址1000h）块长N=100MAR*，AR1；指定当前辅助寄存器AR为AR1LARAR1，#1000h；1000hAR1LACC#0；ACC清0RPT#99；后面一条指令重复执行100次MAC2000H，*+,0kN1,本例若假设代码、程存块和数存块操作数均在片内存储器中，则执行本段程序的周期最短为：1+2+1+1+99+2=106在重复执行100次MAC2000HAR1指令时，由于有了硬件重复机制的支持，取指仅使用了2Pcode，大大缩短了执行时间。若取CPUCLK=50ns，则本段程序的全速运行时间为5.3s,MAC算法举例,第1章：DSP技术概要,6.复合操作指令所谓复合操作是指在一条单字单周期指令中可分别完成多个操作任务。以MPYA（乘且累加前次乘积）指令为例。MPYA*+，AR3；设AR为AR1，执行后会发生下列事件：（PC）+1PC（ACC）+移位后的（PREG）ACC（TREG）（数据存储器）PREG（AR1）+1AR1令AR3为ARARP=011B，ARB=001B,第1章：DSP技术概要,7.嵌入式功能DSP片内集成有大量片内外设，不用外扩很多器件，既可组成独立的应用系统。DSP芯片具有强大的扩展接口能力，可有效连接一系列外扩器件。DSP=数字信号处理能力+嵌入式功能,通用DSP系统结构,DSP内核,测试和开发接口(JTAG),主机接口,系统时钟,Bootloader,电源控制,程序存储器,数据存储器,通信端口,模拟I/O编解码器,ADC,第1章：DSP技术概要,XD(15-0),2StatusRegisters,32-BitAccumulator,332-BitTimers,8AuxiliaryRegisters,StackPoint（SP）,32-BitALU,ShiftL(0,1,4,-6),32-BitPRegister,32-BitTRegister,32x32Multiply,32-BitBarrelShifter(L),RepeatCount,Program/Data/I/OBuses,ProgramFLASH128Kwords,150-MIPSC28x32位DSPCore,DataRAM18Kwords,PeripheralBus,BootROM4Kwords,XA(18-0),C2000系列DSPF28x内部结构,第1章：DSP技术概要,时钟：CPU时钟EMIF时钟外设时钟,Vcore,VI/O,电源：电源供电电源监视系统监视手动复位看门狗电路,多处理器接口：双口RAM（DPRAM）HPI接口PCI接口,总线扩展存储总线外设总线系统总线：复位、时钟、中断,DSP外部接口,CLKCPU,CLKEMIF,CLKI/O,数据,地址,控制,片上外设,RESET,DSP应用系统功能框图,DSP,第1章：DSP技术概要,1.2DSP的发展概况和趋势1.2.1DSP的发展概况1978年，AMI公司宣布第一个DSPS2811问世1980年，日本NEC公司推出的D7720是第一片具有硬件乘法器的商用DSP1982年，美国TI公司推出首枚低成本高性能的DSP-TMS32010芯片90年代以来，数字信号处理器技术获得了惊人的发展进入21世纪，ADI公司推出主频600MHz的TS201浮点DSP，TI公司推出主频1GHz的TMS320C6416定点DSP近年来，DSP在国内外应用市场上取得了长足进展，特别是在无线通信、宽带网络以及由此而拓展的流媒体应用领域都取得了重大突破。,第1章：DSP技术概要,目前全球DSP市场中的主要厂商TI公司位居榜首，在全球DSP市场的占有率为44%左右Motorola公司的占有率为13.2%左右ADI公司的占有率为10.2%左右其他一部分由Hitachi、NEC、Zilog和STMicroelectoncs等公司占据,第1章：DSP技术概要,目前TI公司和ADI公司的主流DSP的一些特性如表,第1章：DSP技术概要,1.2.2DSP的发展趋势1.单片DSP的发展将围绕性能、价格和功耗这三大要素进行进一步的改善2.DSP与其它可编程处理器技术相结合将FPGA与DSP技术相结合，可实现宽带信号处理，大大提高信号处理速度3.DSP与SoC技术相结合利用DSP核嵌入技术将一个系统集成在一块芯片上，提高设计速度，降低开发成本，可直接使用DSP系统开发技术来开发内部嵌有DSP内核的SoC,第1章：DSP技术概要,1.1.3DSP芯片的分类、性能及其应用1.3.1DSP芯片的分类1.按照数据格式分类：定点DSP芯片浮点DSP芯片2.按照芯片的用途分类通用型DSP专用型DSP3.按照芯片结构分类：静态DSP为某种应用目的而专门设计的ASIC系统硬连线逻辑电路,第1章：DSP技术概要,1.3.2DSP芯片的性能1.MIPS:百万条指令/每秒如TMS320C6416在时钟为1GHz时的峰值性能可达8000MIPS2.MOPS：百万次操作/每秒如TMS320C6201在时钟为200MHz时的峰值性能可达2400MOPS3.MFLOPS：百万次浮点操作/每秒如ADSP-TS201S的峰值性能可达14.4GFLOPS,第1章：DSP技术概要,1.3.2DSP芯片的性能4.MBPS：百万位/每秒如TMS320C6000的总线时钟为200MHz时，其总线数据吞吐率为800M字节/秒5.MAC执行时间：完成一次乘-累加运算所需时间大部分DSP可在单周期内完成一次MAC6.FFT执行时间完成一个N点FFT运算所需时间,第1章：DSP技术概要,1.3.3DSP芯片的应用,第1章：DSP技术概要,TI公司主推的三大DSP平台,OpticalNetworkingControloflaserdiode,TVscreenDeflectionofelectronbeamforsmallangleandsharpcornerTVscreen,Automotive-EPSBatteryoperatedprecisionforsteering,PrinterPrintheadcontrolPaperpathmotorcontrol,DigitalPowerSupplyProvidescontrol,sensing,PFC,andotherfunctions,“Segway”ManynewcoolApplicationtocome,TirePressureLowcostpressuresensingbasedontirerotationspeedmeasurement,C2000系列DSP应用领域,第1章：DSP技术概要,C2000系列DSP子系列,C2xx子系列：16位定点DSP、20MIPS代表器件：TMS320F206PZC24x子系列：16位定点DSP、20MIPS代表器件：TMS320F240LF240 x子系列：16位定点DSP、40MIPS代表器件：TMS320LF2407F28x子系列：32位定点DSP、150MIPS代表器件：TMS320F2812、TMS320F2810,第1章：DSP技术概要,第1章：DSP技术概要,UpTo40MIPS,ControlPerformance,High-PrecisionControl,Multi-Function,Appliance&ConsumerControl,150MIPS!,SoftwareCompatible,High-endDerivatives,Applicationspecificversions,ScaledDownversions,Roadmap,TMS320LF240 x内部结构,第1章：DSP技术概要,XD(15-0),2StatusRegisters,32-BitAccumulator,332-BitTimers,8AuxiliaryRegisters,StackPoint（SP）,32-BitALU,ShiftL(0,1,4,-6),32-BitPRegister,32-BitTRegister,32x32Multiply,32-BitBarrelShifter(L),RepeatCount,Program/Data/I/OBuses,ProgramFLASH128Kwords,150-MIPSC28x32位DSPCore,DataRAM18Kwords,PeripheralBus,BootROM4Kwords,XA(18-0),LF2407Shown,第1章：DSP技术概要,TMS320F28x内部结构,C5000系列DSP的应用,第1章：DSP技术概要,C5000系列DSP子系列,C54x子系列：16位定点DSP、100160MIPS代表器件：TMS320VC5402、VC5409、VC5416C55x子系列：16位定点DSP、400MIPS代表器件：TMS320VC5510、VC5509、VC5502C54xARM7子系列：代表器件：TMS320VC5470、VC5471、DSC21C55xARM9子系列：即OMAP平台：OpenMultimediaApplicationsPlatform代表器件：OMAP5910,第1章：DSP技术概要,第1章：DSP技术概要,C5502400MIPS,C5509288-400MIPS,C5510320-400MIPS,C55xTMDSP,DSP+RISC,PowerEfficiency/SystemDensity,C5000系列DSP,C5470C54xTM+ARM7,C5471C54xTM+ARM7,OMAPTMOMAP5910,C5420200MIPS,C5421200MIPS,C5441532MIPS,C55xTMMulticore,C5407120MIPS,C5404120MIPS,Roadmap,HighPerformance160-MIPSperformance16KwordsSRAM3McBSPs6-channelDMA8/16-bitHPI1.2-Vand1.8-VcoreoptionsLowPower72mWactivepower(100MIPS)SmallSize144-pinLQFPUltra-small144microStarBGA(12mmx12mm),D(15-0),A(22-0),TMS320C54x内部结构,第1章：DSP技术概要,2-40bitaccumulators1-40-bitALU1-40bitbarrelshifterL31,R161-17x17-bitMACunprotectedpipeline1-16bitprogrambus3-16bitdatabuses4-16bitaddressbusesseparateprogram,datamemory,4-40bitaccumulators1-40-bitALU-dualmode+116-bitALU1-40bitbarrelshifterL32,R312-17x17-bitMACsprotectedpipeline1-32bitprogrambus5-16bitdatabuses6-24bitaddressbusesunifiedmemoryspace,Extendedhardwareresources,16bitinstructionsdefinedparallelinstructions,Supersetof54xMnemonic8,16,24,32,40,48bitinstructionsdefinedparallelinstructionsuserdefinedparallelinstructions,C54x与C55x内含的差别,第1章：DSP技术概要,VC5510DeviceSpecificInformation,3Multi-channelBufferedSerialPorts,128ChannelsEach,240Ball,15x15u*BGA,Package,24KByteCache,I-Cache,ConnectPeripheralsdirectlytotheDSP,8GPI/OLines,EasierDebug,AdvancedEmulation,SupportsCheaper&FasterMemories,ExternalMemoryInterface(EMIF),EnhancedHPI,16-bit,160KWSRAM16KWROM,On-ChipMemory,CORE,C55xTMCPU,DataRead(3-16bit),DataWrite(2-16bit),I-Cache,AdvancedPowerManagement,InstructBufferUnit,IdleDomainRegister,Program32bits,DualMac,Accumulators,ALU,BarrelShifter,40-bitCMPSOperator(Viterbi)EXPEncoder,40-bit(-32,31),17x17MPY40-bitADDRRND,SAT,17x17MPY40-bitADDRRND,SAT,40-bitAccC,40-bitAccB,40-bitAccA,40-bitAccB,40-bitAccD,8Aux.Reg,3Addr.Units,4DataReg,16-bitALU,AdvancedEmulation,32bit-EMIF,PeripheralsBus,TMS320C55xTM,160KWSRAM,TMS320C5510内部结构,第1章：DSP技术概要,128Kon-chipmemory:32KWDARAM,96KwSARAM,32KWROM,64-bituniquedeviceID,secureROM,JTAGw/disconnectoptionforsecurity,16-bitEMIF,16-bitHPImuxedw/addressbus,USB1.1port,3McBSPs,I2Cmulti-masterandslaveinterface,10-bit500usADCforkeypad,buttonandbatterymonitoringfunctions,Real-TimeClockw/32KHzcrystalinput,separatepower,3timers:2generalpurpose,1watchdog,36/35GPIO,8/7Dedicated(u*BGA/LQFP),16bit-EMIF,Peripherals,I2CInterface,DPLL,X4PLL,PeripheralsBus,PeripheralsBus,2Timers,8GPIO,MultiMediaCard/SecureDigital(MMC/SD)SerialPorts,MemoryStick(MS)SerialPorts,32KWROM,96KWSARAM,32KWDARAM,144-pinLQFP,179-pinu*BGA,TMS320C5509内部结构,第1章：DSP技术概要,第1章：DS