电子系统综合设计PPT演示课件

电子系统综合设计,课题：智力竞赛抢答器,1,一、设计目的,1.掌握智力竞赛抢答器电路的设计、组装和调试方法；2.进一步熟悉中小规模集成电路的综合应用；3.通过对抢答器电路调试，完善设计，提高学生的动手能力和综合应用能力。,2,二、设计任务与要求,1.设计一个智力竞赛抢答器，可同时供4名选手或4个代表队参加比赛，他们的编号分别是1、2、3、4，各用一个抢答按钮，按钮的编号与选手的编号相对应。2.给节目主持人设置一个控制开关，用来控制抢答的开始和系统的清零。,3,3.抢答器具有定时抢答的功能，且一次抢答的时间可预先设定（如30秒）。当主持人启动“开始”键后，要求定时器立即进行减计时，并用数码管进行显示。在主持人启动“开始”键前，选手提前抢答，抢答无效，系统报警提示。,4,4.主持人启动“开始”键后，在指定时间内，若有选手按动抢答按钮，编号立即被锁存，并用数码管显示编号和剩余时间，扬声器给出音响提示，同时封锁输入电路，禁止其他选手抢答，优先抢答选手的编号一直保持到主持人将系统清零为止。,5,5.如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统报警提示，封锁输入电路，禁止选手超时抢答，定时显示器上显示00。,6,5.如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统报警提示，封锁输入电路，禁止选手超时抢答，定时显示器上显示00。,7,三、整体框图,报警电路,8,四.分模块介绍1.优先编码电路,用8线-3线优先编码器74LS148实现引脚图：,9,功能表：,10,说明：该编码有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态；而当EI=0时，编码器工作。,11,2.锁存器,用RS触发器74LS279实现，或用二输入与非门74LS00组成RS触发器来实现锁存引脚图：,12,功能表：,13,说明：R和S分别是清零端和置一端，均为高电平有效。当R和S不同时，实现各自的功能。R为1时清零，S为1时置一。当R和S均为0时，保持上一次的输出不变；当R和S均为1时，输出不定。,14,3.定时电路,用可预置BCD十进制同步可逆计数器（双时钟带清除）：74LS192实现引脚图：,15,功能表：,16,说明：74LS192是双时钟方式的十进制可逆计数器。CPU为加计数时钟输入端，CPD为减计数时钟输入端。LD为预置输入控制端，异步预置。CR为复位输入端，高电平有效，异步清除。CO为进位输出：1001状态后负脉冲输出，BO为借位输出：0000状态后负脉冲输出。,17,本设计主要用到74LS192的可预置数和同步减计数功能。可根据定时的时间来选择使用个数。如9秒之内只需一个192芯片，99秒之内需两个192芯片，以此类推。此处假定倒计时30秒，就选用两片192来实现。最低一级的CPd端接同步时钟，级间的CPd端接下一级的BO端。串联之后的192可实现预置数和同步减计数功能。,18,4.时钟发生电路,用555定时器NE555实现参考电路图：,19,选择合适的参数RA、RB和C，可以得到需要的时钟信号（数电教材）。,20,5.报警电路,用NE555组成单稳态触发器实现详见数电教材,21,报警电路在主持人未宣布“抢答开始”前有人抢答时报警；在指定时间内抢答成功时报警提示；在无人抢答而计时时间到时报警提示。其他情况下不工作。,22,6.控制电路,功能：控制各个模块协调工作。优先编码电路在定时范围内工作。超出时间或已有编码输出时不工作。定时器在主持人按“清零”键后预置数，按“开始”键后倒计时。倒计时过程中如有选手抢答，则停止倒计时；如计时时间到扔无人抢答，则不再继续倒计时。整个过程用数码管显示时间。,23,7.显示电路,功能：控制数码管显示抢答成功者的代号；控制数码管显示倒计时剩余时间。用74LS48芯片实现：74LS48是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中。,24,74LS48芯片引脚图和功能表,25,五、时间安排,第一周设计、调