FPGA第三讲——产生PWM、SPWM波（课堂PPT）

FPGA产生PWM、SPWM波,1,FPGA-PWM,PWM是脉冲宽度调制（PulseWidthModulation）的简称，它在自动控制和计算机技术领域中都有广泛的应用。在电机控制、交流检测等实际应用系统中，PWM是整个系统的技术核心。因此，设计支持PWM输出的芯片（或独立的电路功能模块）实用价值很大。,PWM调制原理PWM波通常由一列占空比不同的矩形脉冲构成，其占空比与信号的瞬时采样值成比例。图1所示为脉冲宽度调制系统的原理框图和波形图。该系统有一个比较器和一个周期为Ts的锯齿波发生器组成。语音信号如果大于锯齿波信号，比较器输出正常数A，否则输出0。因此，从图1中可以看出，比较器输出一列下降沿调制的脉冲宽度调制波。,2,3,PWM技术最初是在无线电技术中用于信号的调制，后来在低频大功率电路中得到了很好的应用。在直流伺服控制系统中，通过专用集成芯片或中小规模数字集成电路构成的传统PWM控制电路往往存在电路设计复杂、体积大、抗干扰能力差以及设计困难、设计周期长等缺点，因此，PWM控制电路的模块化、集成化已成为发展趋势。它不仅可以使系统体积减小、重量减轻且功耗降低，同时可使系统的可靠性大大提高。随着电子技术的发展，特别是ASIC（专用集成电路）设计技术的日趋完善，数字化的EDA（电子设计自动化）工具给电子设计带来了巨大变革，在水声和超声、电机控制等许多应用场合，需要产生多路频率和脉冲宽度可调的PWM波形，这可通过FPGA丰富的硬件资源和可以配置I/O引脚来实现。嵌入式系统中FPGA的应用设计关键是系统软硬件功能的划分。,1单路PWM发生器结构和原理图2是实现的单路PWM硬件结构框图。CPU通过数据线向FPGA写入定时常数控制PWM的频率、初始相位和占空比，并通过外部启动信号控制PWM的启动。,4,系统的工作过程：采用50M时钟脉冲信号作为PWM生成器的时钟信号。首先CPU计算出所需要输出PWM的频率，初始相位和占空比信息，通过数据线向FPGA内部寄存器写入以上信息，并通过外部启动信号控制PWM的启动。,5,2多路PWM发生器的实现原理通过上面的设计可以实现单路的PWM的FPGA设计，利用FPGA来扩展I/O接口，可实现多路PWM（脉宽调制）输出，在超声、电机控制等许多应用场合，需要产生多路频率，和脉冲宽度可调的PWM波形。应用实现的单路的PWM的设计，可以推广到多路PWM设计，图4为多路PWM的系统原理框图。通过一个主控内部计算产生输出生成PWM所需的频率、初始相位、占空比等参数，后级可并联数个FPGA芯片，来生成PWM波形，每片FPGA内部又可以生成6-10路PWM信号，通过级联FPGA，可以产生多路不同频率、占空比、初始相位的PWM信号，有较好的同步及一致性，对于需要多路PWM信号的系统实现有着很强的实用性。,6,7,FPGA-SPWM,正弦脉宽调制(SPWM)技术在交流调速系统中得到广泛应用,但SPWM的波形生成是应用中一个难点,目前形成SPWM的方法有:(1)由分立元件构成,结构简单,但可靠性和精度均不能满足要求;(2)采用计算机计算或查表方式,省却了硬件电路,但CPU负担很重;(3)采用专用集成电路,如SLE4520、SA4828等,但其功能固定,可扩展性差;(4)采用FPGA(现场可编门阵列),具有速度快、精度高且可以在线编程修改等优点,是一种较好的方案。,8,SPWM原理；用输出的正弦信号作为调制波,用高频三角波作为载波.,SPWM两个参数:载波比：N=F三角/F正弦（最好为3的倍数）调制度：M=V正弦/V三角（NewBlock/Schematicdocument（原理图输入法为例子讲述）,25,2）选择New对话框中的DeviceDesignfiles页下的BlockDiagram/SchematicFile，点击OK，打开如图所示的图形编辑器对话框，进行设计文件输入。,26,3）在图形编辑窗口中的任何一个位置双击鼠标，或点击图中的“符号工具”按钮，或选择菜单Edit下的Insertsymbol命令，弹出如右图所示的元件选择窗口Symbol对话框。,27,4）用鼠标点击单元库前面的加号(+)，库中的元件符号以列表的方式显示出来，选择所需要的元件符号，该符号显示在Symbol对话框的右边，点击OK按钮，添加相应元件符号在图像编辑工作区中，连接原理图。,原理图输入法优缺点：优点：1）可以与传统的数字电路设计法接轨，即使用传统设计方法得到电路原理图，然后在Quartus平台完成设计电路的输入、仿真验证和综合，最后下载到目标芯片中。2）它将传统的电路设计过程的布局布线、绘制印刷电路板、电路焊接、电路加电测试等过程取消，提高了设计效率，降低了设计成本，减轻了设计者的劳动强度。缺点：1）原理图设计方法没有实现标准化，不同的EDA软件中的图形处理工具对图形的设计规则、存档格式和图形编译方式都不同，因此兼容性差，难以交换和管理。2）由于兼容性不好，性能优秀的电路模块的移植和再利用非常困难难以实现用户所希望的面积、速度以及不同风格的综合优化3）原理图输入的设计方法不能实现真实意义上的自顶向下的设计方案，无法建立行为模型，从而偏离了电子设计自动化最本质的涵义。,28,Quartus编译器的主要任务是对设计项目进行检查并完成逻辑综合，同时将项目最终设计结果生成器件的下载文件。编译开始前，可以先对工程的参数进行设置。Quartus软件中的编译类型有全编译和分步编译两种。选择Quartus主窗口Process菜单下StartCompilation命令，或者在主窗口的工具栏上直接点击图标可以进行全编译全编译的过程包括分析与综合（Analysis&Synthesis）、适配（Fitter）、编程（Assembler）、时序分析(ClassicalTimingAnalysis)这4个环节，而这4个环节各自对应相应的菜单命令，可以单独分步执行，也就是分步编译。,编译设计文件,29,分步编译就是使用对应命令分步执行对应的编译环节，每完成一个编译环节，生成一个对应的编译报告。分步编译跟全编译一样分为四步：1、分析与综合（Analysis&Synthesis）：设计文件进行分析和检查输入文件是否有错误，对应的菜单命令是Quartus主窗口Process菜单下StartStartAnalysis&Synthesis，对应的快捷图标是在主窗口的工具栏上的；2、适配（Fitter）：在适配过程中，完成设计逻辑器件中的布局布线、选择适当的内部互连路径、引脚分配、逻辑元件分配等，对应的菜单命令是Quartus主窗口Process菜单下StartStartFitter；（注：两种编译方式引脚分配有所区别）,30,3、编程（Assembler）：产生多种形式的器件编程映像文件，通过软件下载到目标器件当中去，应的菜单命令是Quartus主窗口Process菜单下StartStartAssembler；4、时序分析(ClassicalTimingAnalyzer)：计算给定设计与器件上的延时，完成设计分析的时序分析和所有逻辑的性能分析，菜单命令是Quartus主窗口Process菜单下StartStartClassicalTimingAnalyzer，对应的快捷图标是在主窗口的工具栏上的。编译完成以后，编译报告窗口CompilationReport会报告工程文件编译的相关信息，如编译的顶层文件名、目标芯片的信号、引脚的数目等等。全编译操作简单，适合简单的设计。对于复杂的设计，选择分步编译可以及时发现问题，提高设计纠错的效率，从而提高设计效率。,31,分配引脚,为了观察编译器自动指定引脚分配情况：使用命令AssignmentsPinPlanner打开引脚规划器（PinPlanner）,32,观察引脚分配结果的方法：鼠标移至已被分配的引脚（涂有深色）将显示对应端口名称。,33,编程下载设计文件,对设计进行验证后，即可对目标器件进行编程和配置，下载设计文件到硬件中进行硬件验证。Quartus编程器Programmer最常用的编程模式是JTAG模式。JTAG模式主要用在调试阶段，主动串行编程模式用于板级调试无误后将用户程序固化在串行配置芯片EPCS中。,34,1、JTAG编程下载模式此方式的操作步骤主要分为3步：1.选择Quartus主窗口的Tools菜单下的Programmer命令或点击图标，进入器件编程和配置对话框。如果此对话框中的HardwareSetup后为“NoHardware”，则需要选择编程的硬件。点击HardwareSetup，进入HardwareSetup对话框，下页图所示，在此添加硬件设备。2.配置编程硬件后，选择下载模式，在Mode中指定的编程模式为JTAG模式；3.确定编程模式后，单击添加相应的counter.sof编程文件，选中counter.sof文件后的Program/Configure选项，然后点击图标下载设计文件到器件中，Process进度条中显示编程进度，编程下载完成后就可以进行目标芯片的硬件验证了。,35,36,1、JTAG编程下载模式,37,AS编程下载,选择AS模式下载，注意在之前你的下载线一定要设置好。如果你的配置芯片是EPCS4，就不用做那个复杂的事情，就可以直接下载。开发软件默认的就是EPCS4,38,按照