数字抢答器设计说明书

第 1 页 西华大学课程设计说明书 数字抢答器数字抢答器 摘摘 要：要：本设计主要介绍了由数码管显示的八路（S0 至 S7）抢答器电路的 设计和功能，主要电路采用 74 系列常用集成芯片进行设计。该抢答器除了具有 基本的抢答功能外，还具有主持人定时、报警提示和计时功能。主持人通过预设 时间开关进行初值秒数的预设供抢答的时间，当主持人按下“开始”后，系统将 完成自动倒计时。若在规定的时间内有选手抢答，则计时将自动停止并保持；若 在规定的时间内无人抢答，当时间为零时，则系统中的蜂鸣器将自动发出声响， 则本轮抢答无效。该设计主要运用了编码器，译码器和锁存器，它采用 74HC573，CD4532 来实现抢答者的选号，并通过 74HC573 锁存，采用 74HC192 实 现十进制的减法计数，采用 555 定时器芯片来产生近似秒脉冲信号来共同实现倒 计时功能，采用 555 单稳态触发器来实现报警信号的输出。 关关键词键词： ：抢答器，编码器，译码器，定时器，报警 Abstract： ： The design focuses on the digital display by the eight (S0 to S7) Responder circuit design and functionality, mainly common integrated circuit chip 74 series design. The Responder answer in addition to basic functions, also has a host of time, alarm and timer functions. Host switch via the preset time for the initial seconds of the default answer in time, when the host pressed the Start, the system will automatically complete the countdown. If there are players within the specified time to answer in the timer will automatically stop and remain; if no answer in a specified time period, when the time is zero, then the system will automatically send the buzzer sound, then the answer in this round invalid. The design of the main use of the encoder, decoder and latches, which uses 74HC573, CD4532 to achieve the answer in those random selection, and through the latch 74HC573, 74HC192 achieve decimal subtraction using the count, using 555 timer chip to generate approximate second pulse signal to function together to achieve the countdown, the use of 555 single-shot to achieve the alarm signal output. Keywords： ：Responder ,encoder ,decoder ,timer, alarm 第 1 页 西华大学课程设计说明书 目目 录录 1 前言前言 .1 2 总体方案设计总体方案设计 .2 2.1 方案比较 .2 2.2 方案论证与比较.4 2.3 方案选择.4 3 单元模块设计单元模块设计 .5 3.1 抢答电路模块.5 3.2 主持人电路模块.8 3.3 主持人定时显示模块.10 3.4 脉冲产生模块 .12 3.5 报警电路.13 4 系统仿真系统仿真 .15 4.1 抢答者抢答模块仿真 .15 4.2 主持人定时模块仿真 .15 4.3 抢答报警模块仿真 .16 4.4 整体电路仿真 .17 4.5 系统仿真结果分析.17 5 设计总结设计总结 .18 5.1 设计小结 .18 5.2 体会与建议 .18 6 参考文献参考文献 .19 附录附录 A 抢答器整体仿真图抢答器整体仿真图 .20 附录附录 B 抢答器整体原理图抢答器整体原理图.21 第 1 页 西华大学课程设计说明书 1 1 前言前言 入 21 世纪以来越来越来多的电子设计产品出现在人们的日常生活中，比如 企业、学校和电视台等单位经常举办各种智力竞赛, 抢答记分设备是必要的。过 去在举行的各种竞赛中我们会常看到有抢答环节，举办方很多采用让选手通过举 答题板的方式判断选手的答题权，在很大程度上这会因为主持人的主观误断造成 比赛的不公平性。人们于是开始寻求设计一种能不依人的主观意识来判断的电子 产品来规范比赛。因此，为了克服这种不公平现象人们利用 21 世纪的数字化电 子设计出很多的抢答器，从最初的简单抢答按钮产品，到后设计出的显示选手号 的抢答设备，再到现在的数显抢答器，其功能在不断地趋于完善，不但可以有倒 计时抢答功能，还具有报警提示，计分显示等等功能，有了这些更准确的设备使 得我们的竞赛变得更加公平公正。 今天随着科技的不断超越发展，抢答器的设计也更加追求精益求精，人们解 决了耗费巨大元件仅来实现用指示灯和一些复杂的电路来实现简单的抢答功能。 现在生活中的抢答器设计得更加人性化，它能使第一个抢答的参赛者的编号能通 过指示灯显示出来，并保持不变，因此避免不合理现象的发生。而且它易于扩展 功能，可由主持人自由控制每一次的抢答规则和时间，可靠性能好，集成化高， 而且资金耗用少，是一种高效完美的产品。如今在市场上销售的抢答器许多采用 可的是编程逻辑元器件（如 FPGA） ，或采用单片机编程技术进行设计。本次设计 主要利用常见的 74HC 系列集成芯片和 555 定时器芯片，以及电阻、电容，并通 过划分各功能模块进行各个部分的设计，最后完成了可由八路输入的智力竞赛抢 答器。 第 2 页 西华大学课程设计说明书 2 2 总体方案设计总体方案设计 2.12.1 方案方案比较比较 方案一：此方案采用 74HC573 锁存器用于抢答者的输入和锁存优先抢答者的 数据输入，在判断优先抢答输入是否有误后再通过 74HC148 优先编码器把数据进 行译码后送给 CD4511 七段显示译码器进行译码，再由七段显示译码器 CD4511 把 译码后的数据送送给七段显示数码管显示代表抢答者的编号，此时此次抢答成功， 只有当主持人按下“清零”键后，即把 74HC148 的 EI 端进行置高主持人就清零 成功。主持人清零后，再没有提示开始前不能进行进行下一次抢答，只有主持人 提示抢答开始才可以抢答，方案一系统图如图 1 所示。 抢答者按钮 74HC573 锁存 74HC148 编码 CD4511 七段显 示译码器译码 主持人清零 数码管显示 响铃提醒 图 1 方案一系统图 方案二：此方案采用 STC89C51 单片机为核心作为各个模块的总处理器，通 过写入程序代码把抢答器的每一部分都联系起来。抢答器通过电脑的程序开发软 件进行程序编程，通过串口进行下载到单片机，实现通过主持人选择进行抢答器 的倒计时时间、倒计时的开始、抢答的优先锁存、犯规时的报警、复位清零的作 用，并且和选择按钮、发光二极管、七段显示数码管、报警蜂鸣器等元件组成八 路抢答器电路，实现抢答、复位、提示、显示倒计时、警报的功能。在主持人按 下开始按钮后，在指定的抢答时间内，如无选手按抢答按钮，此题作废；倒计时 第 3 页 西华大学课程设计说明书 显示器提示抢答的剩余时间。如果有选手按下抢答键抢答，显示器开始显示答题 剩余时间，并提示此优先抢答者选手到此次抢答时的实际得分情况，并通过主持 人可以进行一键清零操作，方案二系统图如图 2 所示。 抢答者按键检测 74HC573 74LS148 S T C 8 9 C 5 2 主持人定时 数码管显示 响铃提示 主持人清零 图 2 方案二系统图 方案三： 抢 答 按 钮 优 先 编 码 电 路 锁 存 器 译 码 电 路 显 示 电 路 主 持 人 控 制 开 关 控 制 电 路 报 警 电 路 脉冲生 电 路 定 时 电 路 译 码 电 路 显 示 电 路 图 3 方案三系统图 第 4 页 西华大学课程设计说明书 2.22.2 方案论证与比较方案论证与比较 对于方案一，在主持人按下开始按钮后，在指定的抢答时间内优先抢答者的 数据先通过 74HC573 编码后锁存，控制锁存器锁存而锁存器没有输出，以至于显 示抢答电路无显示，由于缺少必要的主持人定时电路模块，不宜修改数据和定时 处理。 对于方案二，对抢答器的处理器进行编程，虽然可以轻松实现操作抢答器的 倒计时、抢答锁存、犯规报警、清零的作用，而且在微处理器的资源没有完全利 用的前提下，可以扩展一些有用的功能，但由于程序模块思维和写作方法实现起 来比较复杂，对电路的组成没有透彻的了解，调试程序难度较高，芯片连线多， 并且资源占用较大。 方案三：采用 74HC573、4532 和 4511 作为抢答者通过按键实现必要的抢答功 能，并由锁存器 573 进行优先抢答者的锁存，并有最终的数码管进行优先抢答者 的显示，通过 74HC147 进行主持人对每一次抢答的时间定时，通过两芯片 74HC192 作为时间的倒计时控制，再通过数码管进行倒计时时间的显示。并且当 在有人抢答是通过 555 构成的单稳态触发器进行报警提示。经测试电路基本上完 成了相应的功能。 2.32.3 方案选择方案选择 比较三个方案可以看出，方案三比方案一和方案二都更加优越，而且使用到 的元件也是我们所学过的常用的一些元器件，如：555、74HC147、CD4511 以及电 容，电阻等。从操作性和可行性上说方案三思路清晰，所用的芯片资料和器件使 用更方便等优势，但方案三略显复杂些。但由于本次电子设计是第一次将数电和 模电运用到实际的设计电路中，我们尚不能熟练掌握运用这两门知识，对于电路 还不能达到最优化的设计，所以综合各个方面的因数，我选择了方案三作为本次 课程设计的主要研究对象，本文也将重点介绍方案三的设计方法。 第 5 页 西华大学课程设计说明书 3 3 单元模块设计单元模块设计 3.13.1 抢答电路模块抢答电路模块 由 0 到 7 数字的 8 个按键组成 8 路抢答器，通过八进制锁存器和 74HC148 进 行优先抢答者数据的锁存和处理，再通过 74HC4511 进行译码显示到数码管。如 图 4 所示。 图 4 抢答电路 74HC573 是八进制三态反转透明锁存器，是高性能高精度硅门 CMOS 器件， 专门设计用于驱动 3 态输出高电容或相对低阻抗负载。它们特别适合当做缓冲寄 存器，I / O 端口，双向总线驱动程序和工作寄存器。在高阻抗状态下，输出负 载也没有驱动总线线条明显。高阻抗状态，增加驱动器提供驱动总线的能力。 74HC573 采用的是+5V 电源供电，与 TTL 电平兼容。 当锁存使能（LE）变为高电平时，Q 输出响应数据与输入数据 D 相同。当 LE 为低电平时，输出锁存数据并保留数据不变，并且不能输入电平信号。 74HC573 要正常工作，必须在使用时把 OE 端置为低电平，否则芯片为高阻态。 当 OE 为低电平并且 LE 为高电平时，输入数据等于输出数据：当 OE 为低电平 但 LE 也为低电平时，不论输入为某数，输出始终为上一时刻所输入的数，并保 持不变；当 OE 为高电平是，不论输入为何数，输出都为不确定的高阻态。 在主持人按下计时后，如果有人抢答，则 74HC573 把抢答优先者的信息收到 后马上锁存起来，其他选手后来输入无效。 并把锁存的信息传给 74HC148 优先 编码器。 CD4532 是优先级编码器采用先进的硅栅 CMOS 技术。它具有高抗噪性和低功 耗的 CMOS 电路的典型，以及速度和输出驱动器类似 LB - TTL。这个优先级编码 第 6 页 西华大学课程设计说明书 器接收 8 个输入请求线 0 到 7，输出的 3 线 A0 到 A2。优先编码确保只有最高阶 数据线进行编码。级联电路（EI 使能输入和输出使 EO）已提供允许无需外部扩 展需要八进制电路。所有数据输入和输出有效的低逻辑电平,传输数据是的延时 大约是 13ns。 表 1 CD4532 的功能表 EI 端为使能控制端（也称编码控制端） ，EO、GS 为编码输出端。A0、A1、A2 为数据输出端。当 EI 为高电平时，不论输入为何二进制数，输出都为高电平并 且 EO=GS=1。当 EI 为低电平时，编码正常工作：1、当没有数据输入时，输出都 为高电平（AO=A1=A2=1）并且 EO=0，GS=0。2、当有信号输入时，EO 跳变为 1，GS 变为低电平，AO，A1，A2 正常编码输出。CD4532 的功能说明图如表 1 所示。 图 5 CD4532 原理图 图 5 是 CD4532 在抢答器中的原理图，其中 D0 到 D7 为二进制数据的输入端， D0 到 D7 分别连 74HC573 的数据输出端，Q0 到 Q2 为编码输出端，74HC148 的 5 脚 （EI）为使能端，使用时接为低电平。EO 端连 74HC573 的 LE 端，中间加一个非 门，当没有抢答时输出低电平，此时 74HC573 的 LE 为高电平，使 74HC573 正常 第 7 页 西华大学课程设计说明书 工作；当有选手抢答时，74HC148 的 EO 端变为高电平，但通过一个非门后，送入 到 74HC573 的 LE 端为低电平，使 74HC573 的数据锁存并保持数据不变，而且此 时输入的二进制数据都无效。GS 端与数码管的七段显示译码器（74HC4511）的 BI 端相连，但中间加一个非门，开始没有选手抢答时 GS 为高电平，使数码管的 BI 端保持低电平，数码管没有显示功能，当有一优先选手按下抢答时，GS 变为 低电平，通过其中的非门把数码管的 BI 端置高，是数码管可以显示选手编号， 只有当主持人按下“清 零”按键后，数码管显示的数才被清除。 74HC4511 是七段显示译码器，驱动共阴数码管。其引脚图如 6 所示。 74HC4511 译码/驱动器采用先进的硅栅 CMOS 技术。它具有高抗干扰与标准的 CMOS 集成低功耗电路，以及能够驱动 10 LS- TTL 负载。芯片电路提供了一个 4 位存储锁存功能，一个 8421 BCD 至七段解码器和输出驱动器能力。灯测试（LT） ， 消隐（BL）和锁存使能（LE）的投入是用来测试显示，以关闭或脉冲调节显示器 的亮度，并存储为 BCD 代码分别。它可用于七段光发光二极管（LED） ，白炽灯， 荧光灯，气体放电液晶读数或直接或间接的影响。应用包括仪器（例如，计数器， 数字电压表等）显示驱动器，计算机/计算器显示驱动器，驾驶舱显示驱动器， 以及各种时钟，手表，以及定时器使用。该 54HC/74HC 逻辑系列是速度，功能和 引脚排列与标准 54LS/74LS 逻辑系列兼容。所有输入保护他们不受伤害，由于静 电放电内部二极管钳位到 VCC 和地。 图 6 74HC4511 引脚图 当输入 8421BCD 码时，输出高电平有效，用以驱动阴极显示器。当输入为 1010 到 1111 六个状态时，输出全为低电平，数码管无显示。74HC4511 集成译码 器设有三个辅助控制端 LE、BL、LT，以增强器件的功能，分别是： 1.锁存使能输入 LE 在 BL=LT=1 的条件下，当 LE=0 时，锁存器不工作，译码器的输出随输入码的 变化而变化；当 LE 由 0 跳变为 1 时，输入码被锁存，输出只取决于锁存器的内 容，不再随输入的变化而变化。 2.测试输入 LT 第 8 页 西华大学课程设计说明书 灭灯输入 BL=0，并且 LT=1 时。无论其他输入端是什么电平，所有各段输出 a 到 g 均为 0，所以字形熄灭。该输入端用于将不必要显示的零熄灭，例如一个 六位数 023.050，将首尾多余的 0 熄灭，则显示为 23.05，使显示更加清楚。 3.灯测试输入 LT 当 LT=0 时，无论其他输入端是什么状态，所以各段输出 a 到 g 均为 1，示字 形 8。该输入端常用于检查译码器本身及显示各段好坏。 数码管是利用七个或者八个共阴或者共阳连接在一起，其连接方式如下所示。 图 7 数码管内部的连接方式 数码管按段数分为七段数码管和八段数码管，八段数码管比七段数码管多一 个发光二极管单元（多一个小数点显示） ；图 7 为数码管内部基本的连接方式， 图左边为共阴数码管的连接，七个发光二极管的阴极连在一起共同接低电平，需 要某段发光，就将相应二极管的阳极接高电平。图右边是共阳极接法显示的驱动 则刚好与共阴数码管相反。 为了使数码管显示十进制数，必须将十进制的代码经译码器译出来，后经驱 动器点亮对应的段。例如，对于 8421BCD 码的 0011 状态，对应的十进制数为 3， 则译码驱动器应是 a、b、c、d、g 各段点亮。译码器 74HC4511 的功能就是，对 于于某一组数据码输入，相应的几个输出端有有效信号输出。 3.23.2 主持人电路模块主持人电路模块 主持人电路主要是主持人设置定时时间和抢答开始与清零操作。接通电源后， 主持人将控制开关置于“清除”处，此时抢答器处于禁止状态，选手不能进行抢 答，定时显示器显示主持人设定的时间（如 30s） ，当主持人按下，开始“记时” 按钮后，由定时器开始倒计时。如果在倒计时结束前有选手抢答，则显示抢答选 手的编必须由主持人清除，否则不能进行下一次抢答。 第 9 页 西华大学课程设计说明书 图 8 主持人控制端 图 8 的第一个控制键是主持人对抢答者选手的开始和对抢答者按下显示数据 的清除按键，只有主持人把此开关打在下面是抢答者按抢答按钮才有效；第二个 按键是主持人多此次抢答的倒计时按钮，只有合上此开关倒计时时间才开始。 图 9 是主持人初设抢答时间的原理图，主持人可以通过按键设置时间抢答时 间为 10s 到 90s 之间的整数，非常方便。 图 9 主持人定时控制 74HC147 是 10 线4 线优先编码器。这种高速 10 线-线优先编码器采用先进 的高抗干扰能力和低功耗标准 CMOS 集成电路。此集成是全缓冲，给它一个 10 LS - TTL 负载扇出。优先级编码功能的 MM54HC147/MM74HC147 的投入，以确保只有 最高阶数据线进行编码。 表 2 74HC147 功能图 第 10 页 西华大学课程设计说明书 由表 2 的 74HC147 管脚的功能图可知，此芯片为优先编码器，当输入全为高 电平时，输出都为高电平，当输入最高位为低电平时，不论其他输入为何二进制 数据，输出不变，优先权依次向下。9 个数据输入（N1 到 IN9） ，和四个地址 BCD 输出，该器件将 9 个低电平有效的数据输入编码为 4 个低电平有效的 BCD 输出， 由于该器件有优先编码的特点，故仅对高位数据进行编码，对于十进制的零，只 需将全部的数据输入接高电平。 74HC04 是内含六组相同的反相器，即 A 输入高电平则 Y 输出为低电平，A 输 入为低电平则 Y 输出为高电平。优先译码器芯片 74HC147 的输出端接 74HC04 的 各个非门输入。 3.33.3 主持人定时显示模块主持人定时显示模块 主持人定时主体模块，主要由两片 74HC192 芯片、两片 CD4511 芯片和两个共 阴数码管组成。 74HC192 是同步十进制加减法计数器。这种高速同步十进制计数器利用先进 的硅栅 CMOS 技术实现了高抗干扰与低功耗 CMOS 技术随着低功耗肖特基 TTL 的速 度。该 MM54HC192/MM74HC192 是一个十进制计数器，和 MM54HC193/MM74HC193 是 一个二进制计数器。这两个计数器有两个独立的时钟输入，一个向上计数输入和 向下计数输入。在触发器的所有输出同时引发了关于过渡任高低时钟，而其他输 入电平高的方向。计数是由哪个输入的时钟。这些计数器可通过输入所需的数据 预置对数据 A，数据 B，数据 C 和 D 输入数据。当负载输入为低电平数据加载独 立任时钟输入。此功能允许计数器被用作分频- N 计数器通过修改计数与预置输 入的长度。另外两个计数器也被清除。这是通过内部阶段设置为较低的水平独立 于任何 COUNT 输入。既借鉴和进位输出提供使级联无论是向上和向下计数功能。 BORROW 输出将产生一个负脉冲时计数器下溢和进输出一个脉冲时计数器溢出。这 第 11 页 西华大学课程设计说明书 些计数器可通过级联连接一个设备的进位和借输出到 COUNT UP 和 COUNT DOWN 输 入，分别下一个设备。 74HC192 具有异步清除功能，当清除引脚（14 脚）为高电平时，不管计数的 时钟脉冲（count down 以及 count up）状态如何，所有计数输出 Q0 到 Q3 都为 低电平，即输出与输入 8421BCD 码数据无关。根据此引脚的特点，把此引脚作为 主持人所计数的清除的功能，如图 10 所示。 图 10 主持人清除和抢答控制 74HC192 的预置功能也是异步的，当置入控制 LD（11 管脚）为低电平时，Q0 到 Q3 将随数据输入（D0 到）一起变化， ，而与 count down 和 count up 无关。 此抢答器设计时，把 11 引脚接的高电平，但中间接了一个限流电阻。74HC192 的 计数是同步的。当一个计数时钟保持高电平时，另一个时钟上升沿能使 Q0 到 Q3 同时变化，同步计数方式消除了异步计数器常有的输出计数尖峰。计数方向由计 数时钟决定。 当 74HC192 连接为加法计数器时，则第四引脚必须接高电平，第十四引脚必 须接低电平，第十一管脚也必须用限流电阻拉高，从第五管脚输入时钟脉冲，当 计数加到 9 时，TCU 引脚变为低电平。 当 74HC192 连接为减法计数器时，则第五引脚必须接高电平，第十四引脚必 须接低电平，第十一管脚也必须用限流电阻拉高，由第四管脚输入时钟脉冲，芯 片开始减法计数，直至把初值减到 0 为止，当到减 0 时 13 管脚（TCD）变为低电 平。此抢答器就是利用 74HC192 的减法计数原理，把两片 74HC192 组成两位十进 制减法计数器。 通过低位（个位）的 13 引脚与高位（十位）的第四管脚相连接，当个位的数 减到 0 时，个位的 74HC192 芯片的第十四管脚变为一个低脉冲，此时由信号线把 这个低脉冲传给控制十位的 74HC192 的第四管脚，使十位自减一，即个位向十位 借位，这样就很容易实现了两位十进制的倒计时计数。 由 74HC192 输出的 8421BCD 码信号传给七段显示 4511 译码输出显示，在本模 块有两个七段显示 4511 译码，其中一个显示的是十位数字，另一个则是输出个 位数字。当两位数减到为 0 时，而且在减计数过程中都没有选手抢答，则两个数 码管最后都显示 0，并且保持不变。 第 12 页 西华大学课程设计说明书 CD4511 是一片 CMOS BCD锁存/7 段译码/驱动器其中 a b c d 为 BCD 码 输入，a 为最低位。LT 为灯测试端，加高电平时，显示器正常显示，加低电平时， 显示器一直显示数码“8” ，各笔段都被点亮，以检查显示器是否有故障。BI 为消 隐功能端，低电平时使所有笔段均消隐，正常显示时， B1 端应加高电平。 另外 CD4511 有拒绝伪码的特点，当输入数据越过十进制数 9(1001)时，显 示字形也自行消隐。LE 是锁存控制端，高电平时锁存，低电平时传输数据。 ag 是 7 段输出，可驱动共阴 LED 数码管。另外，CD4511 显示数“6”时，a 段 消隐；显示数“9”时，d 段消隐，所以显示 6、9 这两个数时，字形不太美观 . 图 11 是 CD4511 和数码管配合而成一位计数显示电路，若要多位计数，只需将计 数器级联，每级输出接一只 CD4511 和 LED 数码管即可。所谓共阴 LED 数码管 是指 7 段 LED 的阴极是连在一起的，在应用中应接地。然而，从倒计数开始， 当计数结束之间有选手抢答是，这计数停止，并显示当前的倒计时时间，此时只 有当主持人清零后才能进行下一次抢答。 图 11 七段显示 4511 译码输出显示 3.43.4 脉冲产生模块脉冲产生模块 由于同步二进制计数器 74HC192 需要脉冲才能正常工作，所以需要设计脉冲 产生模块，让整体电路正常工作。本设计由 555 产生脉冲。其 555 产生脉冲电路 如图 12 所示。 第 13 页 西华大学课程设计说明书 555 芯片成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐 振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它的各个引脚功 能如下： 1 脚：外接电源负端 VSS 或接地，一般情况下接地。 8 脚：外接电源 Vcc，双极型时基电路 Vcc 的范围是 4.5 到 16V，CMOS 型时基 电路 VCC 的范围为 3 到 18V，一般用 5V。 3 脚：输出端 Vo。 2 脚：低触发端。 6 脚：TH 高触发端。 4 脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、TH 处 于何电平，时基电路输出为“0”，该端不用时应接高电平。 5 脚：VC 为控制电压端。若此端外接电压，则可改变内部两个比较器的基准 电压，当该端不用时，应将该端串入一只 0.01F 电容接地，以防引入干扰。 7 脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。 本设计脉冲发生器采用的是 555 芯片组成的多谐振荡器。 当接通电源后，电容 C 被充电，当 C 的电源 Vc 上升到 三分之二 Vcc 时，使 第三管脚o 输出为低电平，同时 555 芯片中放电三极管 T 导通，此时电容 C 通 过 R 和 T 放电，使 Vc 下降。当下降到三分之一 Vcc 时，Vo 反转为高电平。电容 C 放电所需的时间为 0.7RC。当放电结束时，三极管 T 截止，Vcc 将通过 R 向电容 C 充电，Vc 由三分之一上升到三分之二 Vcc。 图 12 脉冲产生电路 当c 上升到三分之二 Vcc 时，电路又反转为低电平。如此周而复始。于是， 在电路的输出端就得到一个周期性的矩形波。 第 14 页 西华大学课程设计说明书 通过本设计设定的参数一 R 为 70k，另一个为 2k，C=10uF，得到放的时间 0.49s，充电时间 0.504s，总时间 0.994s，约为 1s，故时钟脉冲输入计数器 74HC192，使倒计时时间一秒自减一次。 3.53.5 报警电路报警电路 报警电路分为抢答者抢答按键按下报警部分和倒计时 10s 时报警报警。电路 原理都用 555 组成的单稳态触发器。其连接方式如下图 13 所示。 电路组成及工作原理 ： （1）无触发信号输入时电路工作在稳定状态 当电路无触发信号时，二脚保持高电平，电路工作在稳定状态，即输出端Vo 保持低电平，555内放电三极管T饱和导通，管脚7“接地”，电容电压Vc为0V。 （2）二脚下降沿触发 当二脚下降沿到达时，555 触发输入端（2 脚）由高电平跳变为低电平，电路 被触发，Vo 由低电平跳变为高电平，电路由稳态转入暂稳态。 图 13 报警电路 （3）暂稳态的维持时间 在暂稳态期间，555内放电三极管T截止，Vcc经R向C充电。其充电回路为 VccRC地，电容电压Vc由0V开始增大，在电容电压Vc上升到阈值电压之 前，电路将保持暂稳态不变。 （4）自动返回（暂稳态结束）时间 当Vc上升至阈值电压时，输出电压Vo由高电平跳变为低电平，555内放电三 第 15 页 西华大学课程设计说明书 极管T由截止转为饱和导通，管脚7“接地”，电容C经放电三极管对地迅速放电， 电压V才由 迅速降至0V（放电三极管的饱和压降），电路由暂稳态重新转入稳态。 4 4 系统仿真系统仿真 4.14.1 抢答者抢答模块仿真抢答者抢答模块仿真 抢答模块的仿真是在计时开始时才有效，如图 14 所示。 图 14 抢答模块的仿真图 4.24.2 主持人定时模块仿真主持人定时模块仿真 图 15 是主持人设定计时 80s，但是主持人还没有按下倒计时开始按键。 第 16 页 西华大学课程设计说明书 图 15 主持人设置时间为 80s 图 16 是主持人按下倒计时按钮后开始计时抢答。 图 16 73s 选手抢答 4.34.3 抢答报警模块仿真抢答报警模块仿真 第 17 页 西华大学课程设计说明书 图 17 是有抢答者优先抢答后，555 组成的单稳态触发器的二脚电平变为低电 平，是输出的三管脚立即变为高电平，在通过一个电容充电后，使蜂鸣器发出报 警声音。 图 17 蜂鸣器报警 4.44.4 整体电路仿真整体电路仿真 如图 18 所示是电路整体仿真图，此是编号为 6 的选手在主持人定时 50 内的 倒计时 6 秒时优先抢答的结果。 第 18 页 西华大学课程设计说明书 图 18 整体仿真图 4.54.5 系统仿真结果分析系统仿真结果分析 当主持人按下计时开始按钮时，各选手才能抢答。当第二组抢答时（S1 按下 后松开） ，使 4532 的 EO 端为低电平，从而使 74HC573 的 11 管脚变成低电平，从 而控制 4511 译码，LED 显示 0，同时由于 4532 的 15 脚为低电平，会使第二组的 分数加减端的 74HC192 的使能端为低电平从而使得 192 开始正常工作。同时由于 4532 的 15 脚为低电平，从而使 555 构成的单稳态电路工作，使蜂鸣器发出叫声。 当 S1 按下后，由于 74HC573 的锁存功能，使 573 的输出保持不变，从而显示 数字 1，即使 S1 松开还是显示 1.且此时其它开关的信号被屏蔽，即使按下也无 效，从而只显示最先抢答的那一组对应的组号。 通过先分步测试和整体测试的方法，此设计已实现了选手优先抢答，主持人 可以设定抢答倒计时时间，定时抢答，定时时间到抢答无效并由蜂鸣器发出报警。 5 5 设计总结设计总结 5.15.1 设计小结设计小结 第 19 页 西华大学课程设计说明书 本次电子课程设计实习让学生对所学的理论知识能更深入的了解与应用，既 考查了对理论知识的掌握程度，又反映了实际引用芯片和软件的能力，更主要的 是考查了学生对知识的综合运用以及创新设计思维能力，为今后的发展提供了一 次良好的学习环境。 针对该课程设计题目八路抢答器，一开始没有一点头绪，还不能运用所学的 数电模电知识进行有效的设计，但通过上网查阅各种类似的相关设计，去图书馆 翻阅相关抢答器的资料，虽说花了大量时间但却对设计一个整体电路有了基本的 经验。 5.25.2 体会与建议体会与建议 通过此次课程设计的学习，让我认识到： 第一，设计思路是整个设计的灵魂。拿到题目后，头脑里有必须几个设计方 案。通过对课题的深入了解，找出各个方案的优点和不足。再通过方案论证和排 除最终确定最佳方案。 第二，通过上面的准备过程，积累了不少资料，对所选的方案也有了深入的 了解，在这样一个基础上，就开始用仿真设计原理图。 第三，通过所画的原理图，进行仿真测试，找出不足之处，并不断完善。 通过本次课程设计，使我对数字电路、模拟电路原理和逻辑关系等有了更深 入的认识，也学到了书本上没有提到的知识，扩大了自己的知识面。在电路设计 的过程中，也遇到了很多的问题。比如，74HC573 的功能和工作原理，数码管怎 样显示数字，555 组成的单稳态以及多谐振荡的原理和理论计算等等。但是经过 自己和同学的努力把这些问题都解决了，因此我受益匪浅。 当然如果没有老师的指导的话，我也不会学到这么多的知识，感谢老师给我 这样一个在大学中难得的机会更深入的学习知识。在设计的过程中我学的了很多 东西，不仅学会了运用仿真软件进行逻辑电路的设计，也培养了自己主动学习知 识和独立思考问题的能力。 总之，在设计过程中学到了许多。作为 21 世纪的大学生，如果仅停留在以往 的层次上，是远远跟不上时代的前进步伐，也无法使自己立足在竞争激烈的社会 里，通过此次设计，看到了自己的水平和差距，所以现在努力在今后的学习中希 望得到进一步的提高。 6 6 参考文献参考文献 1 培怡.电子电路实验及课程设计.西安电子科技大学出版