电子科技大学2012微机原理半期试题及答案

学院 姓名 学号 任课老师 考场教室_选课号/座位号 密封线以内答题无效 第 1 页 共 8页 电子科技大学电子科技大学 2012-2013 学年第学年第 1 学期期学期期 中中 考试考试 A 卷卷 课程名称：微处理器系统结构与嵌入式系统设计 考试形式：一本书开卷 考试日期：2012 年 11 月 11 日 考试时长：120 分钟 平行班课程成绩构成：平时 10 %， 期中 15 %， 实验 15 %， 期末 60 % 本试卷试题由 3 部分构成，共 7 页。 题号 一 二 三（1） 三（2） 三（3） 三（4） 三（5） 合计 得分 注意：请将第一、二题答案填入指定位置。注意：请将第一、二题答案填入指定位置。 一、 单选题答案（共一、 单选题答案（共 40 分，共分，共 40 题，每题题，每题 1 分）分） 二、 填空题答案（共二、 填空题答案（共 30 分，共分，共 30 空，每空空，每空 1 分）分） 1. 可编程处理器 片上存储器 硬件加速功能单元 (或 I/O 接口) （可交换顺序）（可交换顺序） 2. 每秒百万条指令 指令的平均执行周期数 3. 系统级并行技术 指令级并行技术 线程级并行技术 电路级并行技术 （可交换顺序）（可交换顺序） 4. 机器语言 5. 程序控制 中断控制 I/O 处理机 DMA DMA（或 I/O 处理机） （前（前 4 空可交换顺序）空可交换顺序） 6. 2k * 9 bit （或 211*9 bit） 7. 88 8. 统一编址 （或 存储器映象编址） 9. 合理地控制和管理系统中主设备的总线请求，以避免总线冲突 10. 1 1 2 3 4 5 6 7 8 9 10 1111 12 13 14 15 16 17 18 1919 20 D C B A B C D B B B D C A B C B C D D D 21 22 23 24 25 26 27 28 29 30 3131 32 33 34 35 36 37 38 3939 40 D D B B A B D D B A D C C B C A D C D C 得 分 得 分 学院 姓名 学号 任课老师 考场教室_选课号/座位号 密封线以内答题无效 第 2 页 共 8页 11. 线选法 部分译码法 全译码法 （可交换顺序）（可交换顺序） 12. 16 8 2 13. 程序员角度看到的计算机结构 计算机各部件的逻辑结构及连接方式 体系结构 14. 先入先出 一、单项选择题（每空一、单项选择题（每空 1 分，共分，共 40 分）分） 1. 8 位二进制补码操作数“10010011”等值扩展为 16 位后，其机器数为： （D） A、0111111110010011 B、0000000010010011 C、1000000010010011 D、1111111110010011 2. 下列无符号数中最大的数是： （C） A、 （03F5）16 B （100,0001,0101）2 C、 （2590）10 D （1764）8 3. 无符号二进制数右移一位，则数值： （B） A、增大一倍 B、减小一倍 C、增大 10 倍 D、不变 4. 计算机系统的主要组成部件应包括： （A） A、微处理器、存储器和 I/O B、微处理器、运算器和存储器 C、控制器、运算器和寄存器 D、微处理器、运算器和寄存器 5. 计算机通常用 MB（兆字节）作为主存容量的计量单位，这里 1MB 等于（B）字节。 A、2 10 B、2 20 C、2 30 D、10 6 6. 某个寄存器中存放的数值为操作数的存储单元地址，这种寻址方式称为： （C） A、立即寻址 B、寄存器移位寻址 C、寄存器间接寻址 D、寄存器直接寻址 7. 程序计数器 PC 通常用于存放： （D） A、数据 B、指令 C、正在执行的指令地址 D、待取指的指令地址 8. 若要使寄存器 A 中的低 4 位不变，高 4 位清零，使用指令： （B） （OR：或运算 ，AND 与运算） 。 A、OR A,0F0H B、AND A,0FH C、OR A,0FH D、AND A,0F0H 9. 微程序控制器中，机器指令与微指令的关系是： （B） A、每一条机器指令由一条微指令来执行 B、每一条机器指令由一段微指令编写的微程序来解释执行 C、每一条机器指令组成的程序可由一条微指令来执行 D、一条微指令由若干条机器指令组成 学院 姓名 学号 任课老师 考场教室_选课号/座位号 密封线以内答题无效 第 3 页 共 8页 10. 计算机将要执行的程序段（包括代码和数据）应安排在计算机的（B）部件中。 A、硬盘 B、内存 C、寄存器 D、端口 11. 以下对于 RISC 机器来说正确的是： （D） A、指令编码不等长 B、寻址方式多 C、不能访问存储器 D、运算类指令只使用寄存器 12. 以下主存设计中属于计算机系统结构考虑的是： （C） A、采用 MOS 还是 TTL B、采用单体还是多体交叉 C、容量和编址方式 D、工作时钟频率 13. 冯诺依曼计算机的基本特点是： （A） 。 A、单指令单数据流 B、多指令单数据流 C、单指令多数据流 D、多指令多数据流 14. 下面对“堆栈”最好的解释是： （ B ） 。 A、按字操作访问的内存固定区域 B、按后进先出原则组织的内存区域 C、用于存放临时数据的内存固定区域 D、按向上增长方式组织的内存区域 15. 在微处理器的体系结构中，下列哪个功能部件不属于不属于数据通路的组成部分： （C） A、ALU B、寄存器组 C、控制器 D、内总线 16. 通常所说的 32 位机指的是： （B） A、地址总线是 32 位的 B、数据总线是 32 位的 C、控制总线是 32 位的 D、I/O 口线是 32 位的 17. 指令之间存在的相关性可能会引起流水线的停顿，从而影响流水线的性能和效率。下列不属于不属于指 令相关的为： （C） A、数据相关 B、结构相关 C、名字相关 D、控制相关 18. 对于 RISC 机设计应遵循的原则，下列说法不正确不正确的是： （D） A、指令结构简单 B、提供足够的寄存器 C、指令由硬件直接执行 D、减少复杂度，尽量不使用流水线 19. 程序控制类指令的功能之一是： （D） A、完成算术、逻辑运算 B、完成主存和 CPU 之间的数据传送 C、完成 CPU 和 I/O 设备之间的数据传送 D、改变程序执行的顺序 20. 在嵌入式软件系统中，以下模块不属于不属于操作系统层的是： （ D ） 。 A、文件系统 B、OS 内核 C、键盘驱动 D、嵌入式 GUI 学院 姓名 学号 任课老师 考场教室_选课号/座位号 密封线以内答题无效 第 4 页 共 8页 21. 片内 AMBA 总线中， APB 桥是（D） A、一种 I/O 接口 B、AHB 高性能系统的中枢 C、一种总线仲裁器 D、APB 总线中的唯一主设备 22. 中断控制方式的优点是： （D） 。 A 无须 CPU 干预 B软件编程容易 C硬件连接简单 D提高 CPU 的利用率 23. 指令系统中采用不同寻址方式的目的主要是： （ B ） 。 A、实现存储程序和程序控制 B、缩短指令长度，扩大寻址空间，提高编程灵活性 C、可以直接访问外存 D、提供扩展操作码的可能并降低指令译码难度 24. 动态 RAM 的特点是： （B） A速度高于静态 RAM B集成度高于静态 RAM C一般用作高速缓存 Cache D不需要刷新电路 25. 当 CPU 响应中断时，通常对正在执行的指令的处理方法是（A） 。 A.执行完当前指令之后响应中断 B.停止执行当前指令 C.中断执行当前指令 D.放弃执行当前指令 26. 下列关于闪速存储器（Flash Memory）说法错误错误的是（B） 。 A抗震能力比硬盘强 B掉电以后信息消失 C可以整块芯片电擦除和部分电擦除 D可反复使用 27. 下面关于总线的叙述中，错误错误的是（D） 。 A、总线位宽指的是单位时间内能同时传送的最大数据位数 B、总线标准是指总线传送信息时应遵守的一些协议与规范 C、PCI 总线支持突发成组传送 D、串行总线带宽小于并行总线的带宽 28. 下列各项中，不是不是同步总线协定特点的是( D )。 A、不需要应答信号 B、各部件的存取时间比较接近 C、总线长度较短 D、总线周期长度可变 29. 计算机系统中，中断向量通常是指（B） 。 A、 中断发生的先后顺序 B、中断服务程序的入口地址 C、 中断的优先级 D、中断的类型编号 学院 姓名 学号 任课老师 考场教室_选课号/座位号 密封线以内答题无效 第 5 页 共 8页 30. CPU 访问 I/O 设备，实际上是访问（A） 。 A、端口 B、接口 C、总线 D、信号线 31. 微处理器地址总线宽度为 32 位，则其内部数据总线的宽度（D） 。 A、16 位 B、32 位 C、64 位 D、与地址总线没有必然联系 32. 计算机系统中的四级存储器，其存取速度从高到低的顺序是（C） 。 A、主存储器，Cache，寄存器，辅存 B、快存，主存储器，寄存器，辅存 C、寄存器，Cache，主存储器，辅存 D、寄存器，主存储器，Cache，辅存 33. 分页管理存储系统中，通过地址映射表来完成虚拟地址到物理地址转换的部件是： （C） 。 A、寄存器 B、ALU C、MMU D、.接口 34. 为了提高系统总线的驱动能力可采用（ B ） A、采样保持器 B、三态缓冲器 C、地址译码器 D、多路转换器 35. 若下列字符码中有奇偶校验位，但没有数据错误，那么采用偶校验的字符码是（C） 。 A、11001011 B、11010110 C、11010001 D、11000001 36. 下列因素中，与 Cache 的命中率无关无关的是（A） 。 A、主存存取时间 B、块的大小 C、Cache 组织方式 D、Cache 容量 37. 存储器内容不会不会因电源的关闭而消失的存储器类型是（D） 。 A、DRAM B、SRAM C、SDRAM D、EEROM 38. 在主机与外围设备进行数据交换时，为解决两者之间的同步与协调、数据格式转换等问题，必须 要引入（C） 。 A、数据缓冲器 B、IO 总线 C、I/O 接口 D、串/并转换器 39. 除了 I/O 设备本身的性能外，影响嵌入式系统 I/O 数据传输速度的主要因素是：（D） 。 A、Cache 性能 B、CPU 字长 C、主存容量 D、总线传输速率 40. 16*4 位的 ROM 芯片，需要多少个地址输入端： （C） 。 A、2 B、3 C、4 D、8 二二 填空题（共填空题（共 30 分，每空分，每空 1 分）分） 1. 通常一个 SOC 应该包括可编程处理器、 片上存储器 、和 硬件加速功能单元 (或 I/O 接口) 等 部件。此外，SOC 作为一个系统，需要直接与外界打交道，因而一般还包含模拟部件及数模混合部件。 2. MIPS 的含义为每秒百万条指令，CPI 的含义为 指令的平均执行周期数 。 3. 现代计算机系统中常采用的并行处理技术主要包括系统级并行技术 、指令级并行技术 、线程级并 学院 姓名 学号 任课老师 考场教室_选课号/座位号 密封线以内答题无效 第 6 页 共 8页 行技术和电路级并行技术。 4. 计算机系统中可以有多种编程语言，但硬件能够直接识别和执行的只有机器语言。 5. 目前计算机采用的输入输出信息传输方式主要有 程序控制 、中断控制、 I/O 处理机和 DMA ，无需 CPU 执行指令的方式是 DMA（或 I/O 处理机） 。 6. 下图所示半导体存储芯片的容量为 2k * 9 bit （或 211*9 bit） 。 7. 设某 32 位总线时钟频率为 66MHz，若每 3 个时钟周期完成一次数据传送，则总线带宽为 88 MByte/s。 8. 若处理器采用 统一编址 （或 存储器映象编址） 方式对 I/O 端口进行编址，则不需要开发专门的 I/O 指令集。 9. 总线仲裁的目的是合理地控制和管理系统中主设备的总线请求，以避免总线冲突 。 10. 某 CRT 显示器的分辨率为 10241024 像素，每个像素的颜色数为 256，则其刷新存储器的容量至 少是 1 MB。 注： 颜色数为 256 色即颜色位数为 8bit。 进行 2D 应用时占用显存容量=水平分辨率垂直分辨率颜色位数 /8bit=1024x1024x8bit/8bit=1048576byte=1MB。 11. 一般来说，芯片片选信号的形成方法有 线选法 、 部分译码法 和 全译码法 。 12. 若利用 SRAM 2114（1K4bit）组建容量为 8KB 的 RAM 存储系统，则共需要 16 片 2114，这些 2114 应分成 8 组，每组 2 片。 13. 计算机体系结构是指 程序员角度看到的计算机结构 ，计算机组成是指 计算机各部件的逻 辑结构及连接方式 。在设计一个计算机系统时指令集结构的确定属于以上两个方面中的 体 系结构 范畴。 14. 队列是按 先入先出 原则读写的一段存储区域。 三、三、 简答、设计题（简答、设计题（共 30 分，共 5 题） 1. 常见的流水线冒险（冲突）包括哪几种？可以如何解决？（6 分） A0-A10 CS D0-D8 RD VCC WR GND 得 分 学院 姓名 学号 任课老师 考场教室_选课号/座位号 密封线以内答题无效 第 7 页 共 8页 答：常见的流水线冒险包含：结构相关、数据相关和控制相关。 （2 分） 解决办法：1）资源重复法：如采用多总线通路或专用通路结构，使各个段的操作所使用的数据通 路相互独立；2）指令冻结法：如遇转移指令时，暂停取指，直到控制相关消除；3）延迟转移法：延长 转移指令的执行时间；4）分支预测法：先预测转移方向并执行该方向上的指令，预测错误时才回头执行 另一方向指令。 （4 分） 2. 什么是微代码体系结构？微指令的作用是什么？（6 分） 答： 为了改进硬连线控制器的硬件电路复杂、 改动困难等缺点， 人们提出了微码控制器的设计思路： 在微码结构中，控制单元的输入和输出之间被视为一个内存系统。控制信号存放在一个微程序内存中， 指令执行过程中的每一个时钟周期，处理器从微程序内存中读取一个控制字作为指令执行的控制信号并 输出。 （3 分） 微指令只实现必要的基本操作，可以直接被硬件执行。通过编写由微指令构成的微代码，可以实现 复杂的指令功能。微指令使处理器硬件设计与指令集设计相分离，有助于指令集的修改与升级，并有助 于实现复杂的指令。 （3 分） 3. 试简述异步串行通信中发送时钟与接收时钟和波特率的关系。 （6 分） 答：在异步串行通信中，以基波方式为例： 发送器在发送时钟的作用下将待发送数据按位串行输出，因此：发送时钟频率=波特率； （2 分） 而为了保证接收数据的正确性，接收器要求接收时钟的频率比波特率高，即：接收时钟频率=n* 波特率 （通常 n=16,32,