VLSI电路与系统2资料.ppt

第四章基本数字电路单元及功能单元组成,Part1,4.2基本单元的分类,在静态同步ASIC中，基本单元用于组成分层结构的设计。这些基本单元可以分类如下：1基本逻辑单元包括反相器、“与”、“或”、“异”、“与非”、“或非”、“同”、“与或非”、“或非与”、三态缓冲器和触发器。2基本组合逻辑单元包括传输门、多路选择器、译码器、比较器、编码器。,2基本组合逻辑单元包括传输门、多路选择器、译码器、比较器、编码器。3.基本存贮单元包括各类边缘敏感触发器。4基本时序单元包括位移寄存器、计数器、桶形移位器、状态发生器。5.数据调整单元包括加法器、乘法器。,4.3CMOS组成的基本单元,4.3.1“与非”、“或非”和“与或非”门,2输入端的“与非”门电路及符号示于图中,2输入端的“或非”门示于图中,最值得注意的一种是“与或非”门电路，它示于图4-8中它的电路非常简单，但应用很广泛。,4.3.2译码器、比较器和多路选择器,译码器、比较器构成同步系统、控制系统和时序设备中基本的控制元件。译码器进行静态的固定值比较。比较器则进行寄存器与寄存器之间的可变值的比较。,译码器是一个能够识别给定输入状态的电路，它主要有下列几种：1单态译码器：只识别一种输入状态。2.多态译码器：能识别几种输入状态。3.全态译码器：它有分开的输出线，分别对应于2n个可能输入状态之一,其中n为输入线的数目。4.简化全态译码器：简化全态译码器的电路和全态译码器相似，但是把其中某些输出线用“或”门连起来了，故输出线较少。,译码器可以有允许线（使能信号输入）。译码器对于每一种输入状态，应注意观察分析其各输出线上的状态变化。译码器很容易产生假信号和尖峰(毛刺),故使用时须特别小心。,比较器的功能与译码器相似，只不过它进行寄存器和寄存器的比较。等值比较器的一般电路图示于图4-11。,多路选择器,多路选择器是一种选择电路，它能够从两个或多个输入信号中选择一个输出。图中给出一个用“与或非”门实现的两输入多路选择器电路以及对应得的电路符号，。,4.3.3传输门和三态缓冲器,传输门体现CMOS电路的一种特有使用方式。传输门是一种很重要的基本电路，它是一种具有两种状态(高阻抗状态和低阻抗状态)的真正开关。,4.3.4边缘敏感触发器,边缘敏感触发器是静态同步ASIC的基本存储元件。其基本功能是。在时钟的上升沿，输入d的逻辑状态被锁存于输出端q(并且其互补值锁存于q的互补端)。这两个输出端的状态一直保持到下一个时钟上升沿为止。,基本逻辑功能单元,信号的命名与信号相关的有效电平高电平有效（activehigh）低电平有效（activelow）,有反相圈的引脚表示低电平有效,给定逻辑功能只在符号框的内部发生,信号名和有效电平,等效门符号（摩根定理）,“圈到圈”的逻辑设计,电路定时,传播延迟propagationdelay,信号通路输入端的变化引起输出端变化所需的时间,tpHL和tpLH可能不同,电路定时,传播延迟propagationdelay,定时分析：取最坏情况延迟,tpHL和tpLH可能不同,P233表5-2,电路定时,定时图（时序图）timingdiagram,电路定时,定时图（时序图）timingdiagram,电路定时,常用组合逻辑功能电路,编码器译码器多路复用器奇偶校验比较器加法器,译码器和编码器,多输入、多输出电路,译码器（decoder）一般来说，输出编码比输入编码位数多编码器（encoder）输出编码比输入编码位数少，则常称为编码器,使能输入有效才能实现正常映射功能,一种最常用的情况,译码器（decoder）,编码器（encoder）,译码器（decoder）,二进制译码器,0XX00001000001101001011001001111000,译码器（decoder）,Y0=EN(I1I2)Y1=EN(I1I2)Y2=EN(I1I2)Y3=EN(I1I2),Yi=ENmi,0000000100000010000001000000100000010000001000000100000010000000,Yi=ENmi,1111111011111101111110111111011111101111110111111011111101111111,大规模元件的逻辑符号,双2-4译码器74x139,74x139,1XX11110001110001110101010110110111,3-8译码器74x138,Y3=G1G2AG2BCBA,Y3_L=Y3=(G1G2A_LG2B_LCBA)=G1+G2A_L+G2B_L+C+B+A,用74x138设计4-16译码器,思路：16个输出需要片74x138？,任何时刻只有一片在工作。4个输入中，哪些位控制片选哪些位控制输入,思考：用74x138设计5-32译码器32个输出需要多少片74x138？控制任何时刻只有一片工作利用使能端5个输入的低3位控制输入5个输入的高2位控制片选利用2-4译码器,二十进制译码器,输入：BCD码输出：十中取一码,多余的6个状态如何处理？,输出均无效：拒绝“翻译”,作为任意项处理电路内部结构简单,二-十进制译码器,任意项,七段显示译码器,常用的有：半导体数码管（LED）液晶数码管（LCD）,七段显示译码器,输入信号：BCD码（用A3A2A1A0表示）输出：七段码（的驱动信号）ag1表示亮，0表示灭,1111110,1101101,0011111,七段显示译码器的真值表,BCD-七段显示译码器的卡诺图,BCD-七段显示译码器的卡诺图,BCD-七段显示译码器的卡诺图,BCD-七段显示译码器的卡诺图,逻辑图：P261图545,编码器（encoder）,1000000000001000000001001000000100001000001100001000100000001001010000001011000000001111,2n个输入,n个输出,编码器（encoder）,A0=I1+I3+I5+I7,A1=I2+I3+I6+I7,A2=I4+I5+I6+I7,前提：任何时刻只有一个输入端有效。,问题：当某时刻出现多个输入有效？,优先级（priority）,优先编码器,将I0I7