




免费预览已结束,剩余21页可下载查看
下载本文档
版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
VHDL语言与数字集成电路设计,电子科技大学张鹰,第一章概述,VHDLVeryhighspeedintegrationcircuitsHardwareDescriptionLanguage,一种集成电路的硬件描述语言;用于进行数字集成电路的设计;,数字集成电路,数字逻辑电路,通常由基本门电路构成;在一块半导体芯片上设计制作;目前以CMOS工艺为主进行制备;在信息技术领域得到广泛的应用。,从上世纪60年代开始发展,每3年集成度与速度提高2倍。从简单的门电路到复杂的数字系统,系统复杂程度急剧提高。,数字集成电路的发展,SSI(120gates)基本单元组合(P.13)MSI(20200)简单功能电路:译码器、数据选择器、寄存器、计数器LSI(20020万)小规模系统组件:存储器、微处理器、可编程逻辑器件VLSI(可达上亿)大型系统组件或小型系统SOC:Systemsonchip!,数字集成电路的发展,数字集成电路的设计,电路复杂程度高,开发时间长;目标:短周期、低成本、高性能方案:层次化、模块化、标准化自顶至下的多层次设计:TOP-DOWN,数字集成电路的设计特点,系统设计系统描述:芯片功能、性能、成本、尺寸等功能设计功能级描述:功能框图、时序图等逻辑设计逻辑描述:逻辑电路图电路设计电路描述:电路图、门级网表版图设计版图网表,数字集成电路的设计层次,采用文本形式进行程序设计,便于编写和修改;具有硬件特征的语句,可以描述数字系统的结构、功能、行为和接口;全面支持电路硬件的设计、验证、综合和测试;设计与具体工艺无关,适合于多层次设计;具有良好的开放性和并行设计能力、便于交流保存共享。,设计交流的语言:HDL,一个简单数字电路的设计描述,4位加法器标准模块:a+b+ci=s3组输入,1组输出;,4位加法的实现过程,可以采用4个全加器模块(FA)连接实现;每个模块有3个输入,2个输出;,VHDL对电路模块的描述,entityadd4isport(a,b:inbit_vector(3downto0);ci:inbit;s:outbit_vector(4downto0);endadd4;,采用实体(entity)描述模块的外部端口,VHDL对电路内部结构的描述,architecturestrofadd4issignalc:bit_vector(2downto0);componentfaisport(a,b,ci:inbit;s,co:outbit);endcomponent;beginu1:faportmap(a(0),b(0),ci,s(0),c(0);u2:faportmap(a(1),b(1),c(0),s(1),c(1);u3:faportmap(a(2),b(2),c(1),s(2),c(2);u4:faportmap(a(3),b(3),c(2),s(3),s(4);endstr;,采用结构体(archtecture)描述模块的内部连接关系,对上述描述程序的电路综合,程序准确体现了希望实现的电路结构,全加器的设计,VHDL不仅可以通过连线描述进行电路设计,也可以通过运算关系或电路的行为特征进行电路设计。根据数字电路的基本知识,全加器的功能可以由下列逻辑运算描述:,全加器的VHDL程序,entityfaisport(a,b,ci:inbit;s,co:outbit);endfa;architecturertloffaisbegins=axorbxorci;co=(aandb)or(aandci)or(bandci);endrtl;,全加器VHDL程序的综合结果,对全加器电路描述的修改,在CMOS电路结构中,3输入异或门不是一个基本单元器件,为了使设计能够更直接地反映晶体管电路的构成,可以将该计算采用两输入逻辑替代,设置一个中间信号表达2个输入量的异或,然后再将其与第3个变量进行异或;,对全加器电路描述的修改,architecturertloffaissignals1:bit;Begin-s=axorbxorci;s1=axorb;s=s1xorcico=(aandb)or(aandci)or(bandci);endrtl;,只是改变结构体中的相应描述语句,修改后电路的综合结果,通过简单改变VHDL的语句,就可以改变电路中使用的逻辑单元和连接方式。,电路基本单元的结构,考虑到晶体管级和版图级的性能优化问题,异或门可以采用传输门结构实现,而“与-或”结构则通常采用与非门实现。,数字集成电路的优化设计,在系统一级,需要考虑使功能模块的数量最小化,减少相互连线;在功能模块一级,需要考虑逻辑单元的使用量和运算速度问题;对于逻辑单元,则需要考虑基本单元的使用及其连接方式;晶体管级和版图的优化则限制着基本逻辑单元的规模。,数字集成电路设计的基本条件,熟悉电路的基本结构,设计方法和设计流程;掌握硬件描述语言的特点和描述方法;掌握相关综合工具和仿真工具的应用。,本课程内容安排,了解数字集成电路的结构特点了解数字集成系统的基本设计方法掌握常用EDA工具的基本使用方法掌握VHDL的基本语法和主要编程要点掌握常用数字单元电路的VHDL设计特点,教材,DigitalDesignPrinciples&Practices(第三版)JohnF.Waker
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 环境工程安装施工技术手册
- 应急响应机制在公路运输安全风险中的应用-洞察及研究
- 中级银行从业资格之中级银行业法律法规与综合能力综合提升试卷及答案详解(各地真题)
- 中级银行从业资格之中级银行业法律法规与综合能力综合练习附参考答案详解(培优)
- 遵义医药高等专科学校电视播音主持期末考试通关题库含答案详解(基础题)
- 2025年教育行业质量评估与认证体系下的教育质量评价体系创新策略研究报告
- 资料员之资料员基础知识考前冲刺练习试题附完整答案详解【历年真题】
- 重难点自考专业(学前教育)真题及完整答案(名师系列)
- 年产5900万支色谱进样瓶项目可行性研究报告
- 中级银行从业资格之中级银行业法律法规与综合能力能力检测附答案详解(研优卷)
- 小儿上呼吸道感染
- 2025年CCAA国家注册审核员考试(产品认证基础)历年参考题库含答案详解(5卷)
- 2025-2030中国骨科手术导航机器人医生培训体系与手术量增长关联报告
- 苏州工业园区外国语学校语文新初一均衡分班试卷
- 《智能建造概论》高职完整全套教学课件
- 2025-2026小学学年度第一学期教学工作安排表:启智育心绘蓝图筑梦前行谱新篇
- GB/T 30807-2025建筑用绝热制品浸泡法测定长期吸水性
- 无限极中医秋季养生课件
- GB/T 23806-2025精细陶瓷断裂韧性试验方法单边预裂纹梁(SEPB)法
- 妇科常规手术器械处理流程
- 医疗行业网络信息与数据安全专项行动自查和整改报告范文
评论
0/150
提交评论