基于DSP芯片设计的一种波形发生器

基于DSP芯片设计的波形发生器西安电子科技大学通信工程学院张建萍广永红傅丰林摘要：介绍了利用DPS TMS320VC5402、DAC AD7846、PGA205和PGA103生成任何高精度波形的设计。 给出了具体电路的硬件安装框图和必要的DSP波形生成程序。关键字：DSP AD7846； DSP源程序在通信、仪表、控制等领域的信号处理系统中，经常使用正弦波和其他波形发生器。 通常，可以用以下两种方法来生成期望的波形： 一种方法是使用一种算法来直接精确计算每个角度的波形值，使得正弦波能够通过泰勒级数展开得到，存储区域较小。 另一种是查找表法，使用该方法时，如果需要高精度，则使用较大的表进行记录，占用很多存储空间，但实时性优于第一种方法。 我们主要讨论第二种方法。系统框架该系统主要包括DSP、DAC、DAC后端的低通滤波器电路、以及两个数字可编程操作PGA205、PGA1039 (图1 )。 系统的DSP采用TI公司的TMS320VC5402，具有程序总线和3组数据总线，具有高度并行的算术逻辑单元ALU、专用硬件逻辑片内存、扩展的HPI端口和最高100MHz的CPU频率，在1个周期内进行2次读取和1次写入D/A采用ADI公司的16位低功耗数模转换器AD7846，实现了高速同步数模转换。 可编程增益放大器采用美国BB的低增益误差PGA205和PGA103，以从4.5V到18V的电源操作，通过与CMOS和TTL兼容的输入端子来设置增益，并且可以提供高速和稳定的时间。硬件实现TMS320VC5402和DAC AD7846通过VC5402的并行I/O接口实现数据交换，通过地址线控制AD7846的四个数字逻辑。 当cs和R/W均为低电平时，开始写入此DAC，经过延迟使LDAC为高电平，CLR为低电平，对DAC进行数模转换，最后使R/W和CLR均为低电平，清除此DAC锁存器。 当然，也可以通过CPLD进行控制。 图2示出了具体的时序图。后端广播电路由可编程增益广播PGA205和PGA103串联连接而构成。 该运算放大器电路可提供从G=1到G=800的可编程增益放大器。 增益输入侧的具体输入值请参照参考文献5的真值表。 数字输入端子可与通用的CMOS或TTL逻辑设备直接连接。 逻辑输入端以接地端为基准。 数字输入端子没有闩锁时，逻辑输入的变更会立即选择新的增益。 逻辑输入的开关时间约为0.5微秒。 增益变化的响应时间加上直到稳定为与放大器新选择的增益相对应的新的输入电压所需的时间。按照0.01%的精度，当G=10时，稳定时间为2.5微秒，而当G=100时，稳定时间为8微秒。 在本系统中，通过外部逻辑锁存器锁存来自高速数据总线的增益控制信号。 使用外部锁存器，可以分离高速数字总线和敏感的模拟电路。 闩锁电路应尽量远离模拟电路，以免数字噪声与模拟电路耦合。软件设计DSP源程序. mmregs. global main. sect MAIN main:stm #TAB，AR0； 指向页眉tm #167H，AR3； 设定循环数HI_PULSE:ssbx xfstm #20H，AR5税后利润LOOP1:税后利润BANZ LOOP1，*AR5-； 第一季portw * ar0，8h； a1-cs 60ns，a2-r/w 60ns，a0-clr 70ns税后利润税后利润税后利润rsbx xf； ldac (70 ns ) 0传输端口* ar5，3h a0-clr1 transfere税后利润税后利润税后利润portw * ar5，7h； A0- clr (70 ns ) cln0a2-r/w1 cleardaclatchBANZ TT，*AR3-； 确定已到达表尾，然后转至标题stm #TAB，AR0； 指向页眉stm #167H，AR3； 设定循环数B HI_PULSE； portw * ar5，4h； A0- clra0-clra a2- r/w1 cleardaclatchTT:stm #20H，AR2税后利润LOOP2: delay2税后利润BANZ LOOP2、*AR2-NOP； 未达表尾B HI_PULSETAB:该表是正弦表的值，但也可以变更为必要的波形表的值. word 0ff82H，0ff4bH，0ff0aH，0fec0H，0fe6bH. word 0fe0dH，0fda4H，0fd32H，0fcb7H，0fc31H. word . word 0ff82H，0ffafH，0ffd2H，0ffebH，0fffaH. end系统设计中应注意的几个问题AD7846(1)AD7846有单极性(0V-5V、0V-10V输出范围)、双极性(5V、10V输出范围) 2种动作方式。 单极性动作时，需要将VREF连接到设计所需的正参照电压上，并将VREF_接地。双极性动作时，需要将VREF、VREF_分别连接到设计所需的正负基准电压上(2)另外，因为AD7846具有芯片上的集成运算，所以当RIN脚接地时，若使其输出范围为2VREF_2VREF的RIN脚和VOUT脚短路，则其输出范围为VREF_VREF。高速DSP系统设计(1)高速系统，特别是模拟数字混合系统，必须特别注意接地问题。 除了连接电源端子以外，以数字方式分离。 另外，在高速系统中使用大面积的地阻抗是很重要的。 印刷电路板最好采用多层布线。 其中一层作为地层，地层应尽量复盖在高速器件下。(2)适当解决电源去耦问题对于高速数字系统也很重要。 电源和设备尽可能接近，向整体的电源输入侧传递大容量的去耦电容，以免向电源输入侧的电缆和配线导入分布电感。(3)在信号行驶时，避免数模信号交叉行驶，在必须交叉时，尽量以直角交叉。 尽量采用多层布线，相