DSP 重点(仅供参考)

第一章DSP技术综述1.DSP的含义数字信号处理是用数值计算方法处理信号的科学数字信号处理器是数字信号处理用的可编程微处理器2.2.DSP系统的基本构成DSP系统的基本构成P13 .计算机总线结构(1)冯诺伊曼总线的示意图P2(2)哈佛构造和改善哈佛构造的形象P3(3)计算机的总线结构分为冯诺依曼结构和哈佛结构。 许多微处理器和单片机采用电话噪声定时结构，指令的执行只能串行，不能并行，处理速度慢，数据吞吐量低，只包括内部总线和数据总线DSP采用改进型哈佛总线结构。 哈佛结构的程序存储器和数据存储器是分离的。 有多个独立的程序总线和数据总线。 程序地址总线(PAB )、程序数据总线(PDB )、程序控制总线(PCB )、数据总线(DAB )、数据控制总线(DCB )，它们能够同时地寻址及读写程序和数据。 因此，能够并行执行指令和存取数据，能够大幅提高CPU的动作速度和处理能力。 改进的硬件结构的优点是数据总线和程序总线之间存在布局交叉连接，即程序空间和数据空间之间存在相互访问能力，从而增加了内存访问的灵活性，提高了DSP的运行效率。DSP的硬件总线的改进是： (1)片内的RAM可以映像到数据空间中，可以映像到程序空间中，(2)片内的ROM可以映像到程序空间中，或者可以映像到数据空间中，以及(3)具有加载功能4 .在DSP芯片内集成硬件乘法器和乘法器，没有除法硬件。5.DSP芯片具有硬件迭代循环机制，进入迭代机制的指令自动变成单周期指令，执行时间大大减少。6.TI公司发展了三大系列DSP芯片TMS 320 c2000 TMS 320 c 5000 TMS 320 c 6000系列TMS320C2000此系列为测量应用程序的16位/32定点DSP，执行速度最高为150MIPS，有2个系列C24X、C28XTMS320C5000系列为低功耗的16位光点DSP，处理速度最高可达600MIPS，有C54X和C55X系列TMS320C6000系列是高性能的32位DSP，C6000还包括三个系列C62XX、C64XX和C67XX，其中C62XX、C64XX是定点DSP，C67XX是浮点DSP。7.ADI公司的DSP主要有四个系列ADSP21XX系列主要以218X和219系列为代表SHARC系列，本系列为32位浮点DSPTiger SHARC系列具有比SHARC系列更高的浮点运算功能Blackfin系列、低功耗、高性能的16/32位DSP8.DSP芯片分类按数据格式分为定点DSP和浮点DSP定点DSP以定点数据格式操作，数据长度通常为16/32位，其特征在于：成本低，功耗小，数值显示范围窄，编程难度高，有混合小数运算时，必须使用定点缩放方法浮点DSP以浮点数据形式操作，数据长度通常为32/64位。 特点：当开发容易，适用于大量数字信号处理运算时，硬件结构相对复杂，功耗大，价格高于定点DSP。 浮点芯片通常被用于数据的动态范围和高精度系统。按芯片用途分为通用型DSP和专用型DSP通用DSP程序和处理能力强，适合普通的数字信号处理应用。专用型DSP是为实现不同算法而设计的芯片，运算速度高，编程能力有限，灵活性低第二章TMS320C54X硬件结构和原理1.C54X的内部结构C54X DSP的内部结构主要由C54X CPU核心、片上存储器、片上外围设备(简称片上外围设备)三大部分构成。 多总线的哈佛结构为了实现CPU与片内存储器的数据交换，C54X片内配置有8组16位地址总线和数据总线，片内具有外设总线，通过6信道直接存储器访问(DMA )执行片内外围设备的数据传输在CPU核心c54x的CPU内，三个rom和RAM集成在一个40位算术逻辑运算单元(ALU )和两个40位累加器(ACCA、ACCB)C54X片段内的存储空间：C54X片段中C54X片上外围设备具有芯片内锁相环(PLL )的时钟发生器和具有4位给定标记的16位可编程计时器支持全双工多缓冲串行端口8/16位并行主机接口(HPI) 6通道与主机通信软件可编程等待状态发生器和可编程分区转换逻辑电路的多个通用数字I/O接口包括符合IEEE-1149.1标准的片上仿真接口等。 C54X省电模式可编程省电模式： IDLE1 IDLE2 IDLE3(最大省电)C54X总线结构C54X采用多总线结构，包括8组16位内部总线 2套程序存储器操作总线：程序地址总线PAB、程序总线PB6套数据存储操作总线：数据地址总线CAB DAB EAB、数据总线CB DBEB程序存储器操作总线程序地址总线PAB向CPU提供读取命令和写入命令所需的地址，CPU能够经由程序总线PB读取程序存储器的命令代码和即时数，并经由数据总线EB进行程序的写入操作9 .数据存储器操作总线数据地址总线CAB DAB EAB在执行传输命令时所需的数据存储地址总线CB DB EB负责读/写数据的传输，内部总线的使用状况：单数据操作数(Smem )的读取使用DAB和DB，单数据的写入使用EAB和EB读出长数据操作数(Lmem )时，CAB和CB分别提供高位16位数据的地址和数据，DAB和DB分别提供低位16位数据的地址和数据读出双数据操作数(Xmem，Ymem )时，由DAB给出的Xmen的地址从DB读出数据，Ymem的地址和数据分别从CAB和CB总线取得在片内提供与片内外围设备通信的双向总线10 .蓄能器C54X CPU内有2个40位存储器a和b，每个存储器有3个组件：低150高1631和8位保护位3932 .保护位的作用：在数值计算中发生32位编码运算溢出时，保存溢出结果11 .指数编码器(计算)指数编码器为用于在累加器中求数据指数的专业硬件，其特别对于浮点数据格式的数字信号处理有用，且计算中需要高精度且采用CPU的状态和控制寄存器C54X CPU有状态寄存器ST0、ST1、处理器模式状态寄存器PMST种状态和控制寄存器。访问或修改ST0、ST1的方法-通过命令SSBX或RSBX清除ST0、ST1所在的位置位或零用加载指令LD将数据加载到ST0、ST1的位中通过存储器指令STM等将设定值加载到ST0、ST1中13.C54X存储空间分为三个独立的空间程序空间、数据空间、I/O空间程序存储器基本空间64K字，最大可扩展到8M字数据存储器空间64K字、I/O空间64K字14 .程序存储器(第0页) P30程序空间用于存储指令代码和常数表程序存储器第0页的地址0000hFFFFh=0时，上电复位程序从片上ROM执行，变为最初指令的地址FF80h在=1情况下，通电复位后的程序从片外扩展的程序存储器芯片的地址FF80h开始执行.15 .页面扩展P32C5402是20条外部地址线a19a0、16条外部数据线D15D0、最大可扩展程序空间220=1M字、扩展后的程序空间16页、每页64K字节、CPU内部16位的专用寄存器即程序计数器16 .通过MMR方式访问寄存器的优点地址方式被简化，存取效率提高，通过CPU的寄存器的读取和寄存器之间，寄存器和存储器之间的数据交换变得更加灵活、方便了17.C54X复位时DSP执行的操作P35处理器模式状态寄存器PMST的位IPTR=1FFh在程序存储器的FF80hFFFh区域中设置中断向量表的128字程序计数器PC=FF80h，即复位程序从FF80h开始执行设ST1的位INTM=1，关闭所有可屏蔽的中断设中断标志寄存器IFR=0，指向程序存储器空间的第0页18.C54X系列DSP提供多种省电动作方式P36有空闲模式1 (复位或中断唤醒)、空闲模式2 (外部中断源唤醒)、空闲模式3 (外部中断源唤醒)和保持模式4种，IDLE3最省电19 .中断的分类P38(C54X中断请求源可以把中断分成软件中断和硬件中断，其中由指令INTR、TRAP或RESET的执行引起的硬件中断是来自外部端子的触发信号或来自芯片内外围设备的中断(2)从切断的观点出发，可分为可切断和不可切断。 未被掩蔽的中断是指未被禁止的中断。 C54X非屏蔽中断包括所有软件中断和两个外部硬件中断的和。 可屏蔽中断是指通过软件设定可以禁止或允许的中断。 在C54X中，与外部端子和芯片上外围设备对应硬件中断有1316个20 .中断优先级P38中断优先级由芯片本身决定，用户无法通过软件进行变更(硬件复位)。21.14个可阻断的中断外部 (4个)定时器中断TINT (1个)串行端口中断RINT0、XINT0、RINT1、XINT1、RINT2、XINT2 (6个)主机接口中断(1个)直接内存访问DMA中断DMAC4、DMAC5 (2个)22 .中断向量地址的计算P4023 .软件中断命令的介绍指令RESET :可在程序的任意位置使用，基于RESET的软件复位和硬件复位的初始状态不同与intrk 0k31 s t 1中的中断掩码位INTM及中断掩码寄存器(IER )的状态无关，执行该指令后，强制CPU跳转到k指定的中断矢量地址。 确认了INTR K中断时，位INTM设置为1，禁止其他可屏蔽的中断，但中断标志寄存器IFR的对应标志位不设置，也无法清除该位。TRAP K 0K31 TRAP命令不影响比特INTM，响应于TRAP命令的CPU的中断可以在其他高优先级的可掩码中断。24.C54X具有用于管理中断的两个寄存器，其中中断标志寄存器IFR和中断掩码寄存器IMR全部是16位寄存器图像寄存器，且地址为(IFR)0001H (IMR)0000H2-5 .如果出现中断请求，那么将对应于中断标记寄存器IFR的位置1置于26.IMR的每一位可被看作是可断开的开关，在其相位的标志位中可写入1，允许断开源断开，禁止写入0，ST1的INTM闭合总开关，INTM=0以及总开关，允许根据IMR的存在=1而闭合断开2-7 .中断响应和中断处理过程(1)非屏蔽中断或者软件中断的处理顺序发生中断响应信号将INTM位置1屏蔽其他可屏蔽中断(TRAPK指令除外)保存当前的PC值，中断结束后返回主程序 CPU进入适当的中断服务程序ISR，执行ISRISR的结束位置有返回命令，执行返回命令，将返回地址从堆栈击落到PC CPU继续执行主程序(2)能够切断中断的处理过程首先判断：1)INTM=02)IMR的相位为13 )当前中断优先级最高时进行处理在 INTM位置1，其他可屏蔽中断 CPU开始中断向量表的相应位地址取出中断矢量的起始字节指令后，DSP会产生中断响应信号，清除IFR对应位保存当前的PC值 CPU进入适当的中断服务程序ISR，执行ISRISR的结束位置有返回命令，执行返回命令后，返回地址从堆栈中被PC击中 CPU继续执行主程序28.C54X管线操作由六个阶段组成预取是指(p )，(f )解码(d )地址(a )读取(r )执行(x )29 .命令的末尾加上“d”的是延迟操作，否则就无延迟操作，有延迟操作，缩短了执行时间30 .管线冲突(时序性、逻辑性)当多条管线上的指令同时访问DSP中的相同资源时发生的时间序列冲突或指令必须使用先前指令或先前指令的执行结果，但此结果尚未发生时，将发生逻辑错误第三章汇编语言指令系统. 1即使在实时要求高的情况下，也有必要采用汇编程序2.C54X指令集汇编语言指令，包括汇编伪指令和宏指令。 汇编语言指令也称为硬指令。 宏指令是由硬指令和伪指令组成的程序段，组件伪指令在组件和连接的过程中提供信息。3 .地址方式立即指定地址，例如： LD #4、DP 4DP绝对地址、指令中包含操作数的地址* ()有4种类型1 )数据存储地址2 )程序存储器地址3)I/O端口地址、相关命令PORTR PA、Smem PORTW Smem、PA4)*(lk )地址指定，该命令不能与单环路命令RPT、RPTZ并用存储器地址有采用该地址方式的2个指令1)READA Smem:A的内容是程序存储器的地址，将该地址的数据发送到Smem指定的数据存储器2)WRITA Smem； 将Smem指定的数据存储的内容发送到a指定的程序存储直接地址指定有“”符号，是相对地址指定p6间接地址，*ARX P67存储器映像寄存器地址存储器映射寄存器地址可以通过直接访问存储器映射寄存器MMR的方式，用于修正MMR的值，MMR全部映射到数据空间的第0页，因此在直接地址的情况下，无论SP或DP的值如何，强制性地