微机原理与接口技术课件第二章1.ppt

第二章8086系统结构，主要掌握8086CPU内部结构、引脚、时序等内容1；2.在8086最低运行模式下生成三条总线；3.8086中央处理器内存管理方法；4.80X86系列中央处理器的结构和性能进展，16位微处理器的基本结构特点，引脚功能复用单总线，累加器结构可控三态电路总线时分复用，8086微处理器的特点，40引脚双列直插式时钟频率有3种类型，16条数据线和20条地址线，与8位CPU8080向上兼容。它可以与8087协处理器和8089输入/输出处理器组成一个多机系统。总结了8088CPU和8086内部结构的区别。程序计数器、指令寄存器、处理器状态字、堆栈指示符、指令译码器、输入输出控制逻辑等。工作寄存器，地址寄存器，数据寄存器，ALU，控制器，1。中央处理器的基本结构和工作机制。中央处理器的主要性能指标，数据宽度(字长):中央处理器字长是指中央处理器一次能处理的二进制数的位数，是表示算术单元性能的主要技术指标，一般等于中央处理器数据总线的宽度。例如：8088中央处理器、8086/80286中央处理器、80386/486中央处理器、奔腾中央处理器等。寻址能力(或称寻址范围):寻址能力通常是指内存地址的范围，在此范围内，中央处理器可以直接访问数据，这是由中央处理器的地址总线引脚数量决定的。通常用k(千)或m(兆字节)表示(1K=1024个地址；1M=1024K1G=1024M等。)。例如：8088中央处理器、8086/80286中央处理器、80386/486中央处理器、奔腾中央处理器等。220=1M，而80286中央处理器有24条地址线，它的寻址能力是224=16M，而386/486/586中央处理器有32条地址线，所以直接寻址的物理地址是232=4G。运行速度：中央处理器的运行速度通常用每秒执行的基本指令数来表示。通常使用的单位是MIPS(毫秒指令每秒)，即每秒执行数百万条指令的数量，这是中央处理器执行速度的表达式。对于一个特定的中央处理器，它的MIPS值不是一个固定的值，并且所获得的数据将根据中央处理器正在执行的软件而变化。(3)CISC中央处理器指令系统CISC结构的中央处理器是指能够识别和处理100多种汇编指令的处理器。CISC理论比RISC理论有更长的历史。过去，英特尔80X86系列中的8088和80286是根据CISC理论设计的，这表明CISC对当今微处理器的发展有相当大的影响。(1)复杂指令(1对)(2)复杂内存引用方法(3)微程序设计(RISC)精简结构计算机当一个RISC结构的中央处理器执行一个任务时，它只需要对指令集中不到一半的指令进行分类，就能找出完成任务所需的指令，从而提高中央处理器的速度。RISC简化了机器指令，并提供了有限数量的通用和必要指令，从而简化了中央处理器芯片的复杂性并节省了芯片空间。(1)固定指令长度(2)指令流水线处理(3)加载/存储体系结构，4。三总线中央处理器。微处理器是大规模集成电路的中央处理器。至于其外部引脚，从8086的40个引脚逐渐增加到80286的68个引脚，再到PII的242个引脚，也表明集成度的提高。然而，无论哪种类型的中央处理器，其外部引脚信号线根据其功能可分为四种类型：地址总线、数据总线、控制信号总线和电源线。地址总线、数据总线和控制总线统称为中央处理器三总线。地址总线从中央处理器发送来传输地址信息。地址总线中的位数决定了CPU可以直接寻址的内部内存地址空间的大小，这是单向的。数据总线中的位数是微处理器的一个重要指标。数据总线中的位数越大，每单位时间内中央处理器一次传输的数据越多，数据处理速度越快。控制总线用于传输控制信号。控制总线的一部分是由中央处理器发送给存储器和输入/输出接口电路的控制信号，如读写命令信号、中断响应信号、数据锁存信号等。另一部分是从外部接口电路到中央处理器的控制信号，如外设就绪信号、中断请求信号等。三条总线的逻辑关系一般是：在工作过程中，中央处理器首先有一个地址信号，然后在控制信号的作用下通过数据总线传输数据。三辆公共汽车是平行的。2-18086/8088处理器架构，英特尔8086是标准的16位微处理器，英特尔8088是准16位微处理器。它们的内部结构是根据16位设计的，但英特尔8088在外部引脚(8条数据线)上与英特尔8080/8085兼容，后者是一个8位微处理器。英特尔8086双列直插式封装，40引脚，单正5V电源。借助16位数据总线和20位地址总线，它可以管理1MB的内存空间和64K的端口地址。内部寄存器、IP、ES、SS、DS、CS、I/O控制电路、外部总线、执行控制电路、sigma、ALU、标志寄存器、通用寄存器、地址加法器、指令队列缓冲器。执行单元(EU)、总线接口单元(BIU)、16位、20位、16位、8位、1，8086/8088内部结构、8086/8088总线接口单元(BIU)和执行单元(EU)可以在操作期间并行执行。总线接口单元(BIU)完成指令提取、操作数读取和结果发送。也就是说，所有需要访问外部总线的操作。执行单元(EU)从BIU的指令队列中获取指令，并在不访问存储器和输入/输出端口的情况下执行这些指令。如果内存或输入/输出端口需要访问，欧盟发布访问所需的地址(偏移地址)，在BIU形成物理地址，然后访问，获得操作数并将其发送给欧盟。1.总线接口单元(BIU 总线接口单元)，4个16位段地址寄存器CS代码段寄存器DS数据段寄存器SS堆栈段寄存器ES扩展段寄存器16位指令指针寄存器IP:存储下一个要执行的指令的偏移地址。20位地址加法器的段地址寄存器的内容向左移位4位偏移20位的实际物理地址段地址*16偏移20位的实际物理地址的6字节指令队列缓冲器，以提高中央处理器总线控制逻辑电路的效率。例如，如果CS的内容是89ABH，而IP的内容是0201H，则生成的地址是89ab0h0201h=89cb1h，而biu负责执行所有8086个外部总线周期并提供系统总线控制信号。总线接口组件工作过程，BIU:由先进先出队列寄存器组成。当指令队列中有两个或更多字节空闲时，BIU会自动将指令提取到指令队列中。当欧盟没有访问内存或输入/输出端口的请求并且指令队列不为空时，BIU处于空闲状态。EU:从队列中取出指令，解码并产生控制信号，实现指令的功能。如果需要存储器访问，所选的段寄存器和偏移寄存器构成一个物理地址。IP:由BIU自动修改，以执行代码段中下一条指令的偏移地址。分支指令通过指令修改IP，BIU清除指令队列中预取的内容。16位算术逻辑单元完成算术运算，指令要寻址的单元地址的位移是4个16位通用寄存器累加器基地址寄存器CX计数器DX数据寄存器4个16位专用寄存器堆栈指针寄存器BP基地址指针寄存器SI源索引寄存器DI目的地其功能是解码指令操作码并产生各种微操作信号。16位标志寄存器包括6位状态标志、3位控制标志和7位未用标志。EU控制器从指令队列中获取指令，对其进行解码，并根据指令要求发出控制信号。欧盟和BIU无所事事。当指令队列已满并且执行单元没有对总线接口单元的总线访问请求时，总线接口单元(BIU)进入空闲状态。当执行分支指令、调用指令和返回指令时，下一个要执行的指令不是立即安排在程序中的指令，并且总线接口组件总是按顺序将指令加载到指令队列中，因此已经加载到指令队列中的指令是无用的。在这种情况下，指令队列的原始内容被自动清除，然后总线接口单元将分支指令、调用指令或返回指令指定的指令加载到指令队列中。此时，欧盟正处于闲置状态。8086内部两个功能组件都有空闲状态的可能，CPU利用率不是最好的。如何使CPU内部的功能组件处于“零等待”状态是CPU设计追求的目标之一。图2-28086中央处理器寄存器组，示例：代码段寄存器CS存储当前代码段的基址，而IP指针寄存器存储下一条要执行的指令的偏移地址，其中CS=2000H，IP=003AH。组合而成的20位内存地址是：2003AH，为什么要分段？细分市场？段基地址？偏移地址？20个物理地址的形成？指令指针寄存器(IP):指向当前代码段中要执行的下一条指令的偏移地址。标志寄存器(psw)，cf (carriflag) :进位标志位。当该操作的最高位有进位或借位时，CF=1。相关指令包括STC(使CF=1)、CLC(使CF=0)、CMC(使CF反转)、PF(奇偶标志):奇偶标志位。当计算结果的低8位中有偶数首歌曲“1”时，PF=1；当有奇数首歌曲“1”时，PF=0。自动对焦(Auxiliary yCarryFlag):辅助进位标志。当从计算结果的低4位到高4位有进位或借位时，AF=1。自动调整通常用于BCD代码操作，以确定是否需要十进制调整。ZF(零标志):全零标志位。当此运算的结果为0时，ZF=1，否则ZF=0。SF(信号标志):符号标志位。当计算结果的最高位为1时，SF=1，否则SF=0。它反映了这个计算的结果是正的还是负的。OF(溢出标志):溢出标志。当此操作的结果溢出时，OF=1，否则OF=0。对于有符号数字，字节运算结果的范围是-128到127，字运算结果的范围是-32768到32767。判断溢出有两种方法。例如，将5394H和-777FH相加，并解释它们的标志位状态：01010011110010100 1000100010001000100000111011101110000010101。运算结果为：-23EBH，每个标志位的值为：CF=0，PF=0，AF=0，ZF=0，SF=1，OF=0。TF(陷印标志):单步标志位。调试程序时，可以设置单步运行模式。当TF=1时，CPU自动为执行的每个指令生成一个内部中断，使用户能够逐个跟踪程序进行调试。中频(中断标志):中断标志位。如果=1，允许中央处理器响应屏蔽中断；如果=0，即使外部设备有中断请求，中央处理器也不响应。相关说明为STI(如果=1)和CLI(如果=0)。DF(方向标志):方向标志位。控制字符串操作指令中地址指针的变化方向。DF=0，地址指针自动递增；DF=1，地址指针自动递减。相关说明为标准(DF=1)和CLD(DF=0)。8086微处理器是一个40引脚双列直插式封装，20条地址线/16条数据线时分复用，微处理器的复用引脚分别通过锁存器和缓冲器(三态门)连接到系统的地址总线和数据总线。一般的使用方法是：首先，地址信号在多路复用引脚上传输并存储在锁存器中；然后，数据信号在多路复用引脚上传输，并通过缓冲器增强加载能力。8086微处理器设计了两种工作模式，可以通过MN/MX引脚选择是处于单处理器的最小工作模式还是多处理器的最大工作模式。还有40个引脚，但在不同的工作模式下，一些引脚的定义不同。A16-A19/S3-S6 (38，37，36，35地址状态)地址/状态时分多路复用引脚，输出，三态在T1状态下用作地址总线，共同形成20位物理地址，存储器1MB可访问。当中央处理器访问输入/输出端口时，A16-A19为“0”。在T2T4州，使用状态线，S3-S6输出状态信息，S6保持“0”，表示8086当前连接到总线。S5取得中断许可标志的状态。如果当前允许屏蔽中断请求，S5设置为1，否则S5设置为0。S3和S4用于指示当前使用的是哪个段寄存器，它们的代码如表2-3所示。当系统总线处于“保持响应”期间时，这些引脚被设置为高阻抗状态。1。最小模式下8086/8088CPU的引脚定义，1。ad0-ad15 (2-16，39地址数据总线)16地址/数据总线，三态、双向、分时多路复用。传输地址时单向输出，传输数据时双向输入/输出。在总线周期T1的状态下，CPU在这些引脚上输出存储器或I/O端口的地址，并在T2T4.状态下传输数据在中断响应和系统总线“保持响应”期间，AD15AD0被设置为高阻抗状态。3.BHE/S7 (34总线高使能/状态)高8位数据总线允许/状态多路复用引脚，输出，三态，BHE低电平有效当存储器读/写、输入/输出端口读/写和中断响应时，BHE用作高8位数据D15-D8选通信号，即当传输16位数据时，BHE用于指示高8位数据总线上的数据在T1状态下有效，AD0地址用于指示低8位数据线上的数据有效。状态信息在T2T4状态S7中输出(S7在8086芯片设计中没有实际意义)。在系统总线的“保持响应”期间，AD15AD0被设置为高阻抗状态。8.ALE(地址锁存)数据锁存允许信号，输出，高电平有效。作为地址的锁存器的选通信号在T1期间是有效的，这意味着地址信息在地址/数据总线上传输并锁存在地址锁存器中。这是因为由于地址/数据总线的时分复用，ALE信号不能浮动。9.D