数字电子技术基础_杨颂华_答案_从第三章开始

习题 3 31 二极管门电路如图 p31 所示。 已知二极管导通压降为 0.7V， A,B,C 高电平输入为 5V， 地电平输入为 3V，试分别列出电路的真值表，写出输出表达式。若图（a）输出高电平 o 3 H UV,试计算负载电阻 L R的最小值。 解： 1 F， 2 F随 A,B,C 变化的电平真值表如下表所示： 1 FA B C= 2 FABC=+ 根据 5 5 OHOH L UVU Rk = 求得7.5k L R，即 min 7.5k L R= 32 TTL 与非门电路如图 P32 所示，如果在输出 端电阻 I R，试计算 I 0.5Rk=和 I R2k时的输 出电压 i U。 ABC 1 F 2 F LLLLL LLHLH LHLLH LHHLH HLLLH HLHLH HHLLH HHHHH 解： I 0.5Rk=时， be1 5 0.5 0.61 30.5 I U UV = + 。 I 2Rk=时， be1 5 2 32 I U UV = + 1.7 。由于 1be1be2be5b UUUU=+， 1b U不能大于 2.1V， 111bbe UUU=, I U最多不能超过 1.4V，所以此时 I U被嵌为在 1.4V。 33 有两组 TTL 与非门器件，分别测得他们的技术参数如下： A 组： oH min U2.4V， oL max U0.4V， iH min U2V， iL max U0.8V B 组： oH min U2.7V， oL max U0.5V， iH min U2V， iL max U0.8V 试分别求出他们的噪声容限，并判断哪组门电路的抗干扰能力强。 解：根据题意，对于 A 组有： 底电平噪声容限 NL U,则有： maxmaxmax 0.80.40.4 NLOFFoLiLoL UUUUUVVV= 高电平噪声容限 NH U,则有： minminmin 2.420.4 NHoHONoHiH UUUUUVVV= 对于 B 组有： 底电平噪声容限 NL U,则有： maxmaxmax 0.80.50.3 NLOFFoLiLoL UUUUUVVV= 高电平噪声容限 NH U,则有： minminmin 2.720.7 NHoHONoHiH UUUUUVVV= 对于 A 组：2 ON UV=0.8 OFF UV= 对于 B 组：0.8 OFF UV=2 ON UV= 所以两组的抗干扰能力一样强。 34 TTL 与非门输入端可以有四种接法：输入端悬空；输入端接高于 2V，低于 5V 的 电压；输入端接同类与非门的输出高电压 3.6V；输入端接大于 2k的电阻到地。试说 明这四种接法都属于输入高电平（逻辑 1） 。 解：为了保证与非门稳定地输出底电平，输入的电压应该满足 ION UU,而输入负载需满足 大与开门电阻 ON R，通常情况下 ON U1.4V， ，而关门电平 OFF U通常情况下为1V OFF U， 即只有满足 IOFF UU时， 输出才为高电平。 因此， 如题所示的四种情况都属于输入高电平。 35 TTL 电路拉电流的负载能力小于 5mA，灌电流的负载能力小于 20mA，开门点平 ON U1.8V，关门点平0.8 OFF UV。有人根据图 P35（a） （e）所示的逻辑电路图写 出 1 F 5 F表达式分别为 1 FAB CD, 2 FABCD=+, 3 FABCD=+, 4 FABCD=+, 5 FABCD=+ 试判断这些表达式是否正确，并简述其理由。 解：图（a） ： （错误）因为 TTL 门输出端不能直接并接。 图（b） ： （错误）当 2 U输出高电平时，有拉电流流过负载， 此处 3 3.6 10245 0.15 L V ImAmA = 拉 ,因此电路不能正常工作。 图（c） ： （错误）因为0.30.7 IOFF RkRk= =，相当于输入端为底电平，故 3 1F=。 图（d） ： （正确）当 4 F输入底电平时有灌电流流过负载，此处 55 520 1k L L VV ImAmA R =，1.4 I UV=相当于输入端为高电平，故 5 0F=。 36 试判断图 P36 所示个电路能偷按各图要求的逻辑关系正常工作？若电路接法有错， 则改电路；若电路正确但给定的逻辑关系不对，则写出正确的逻辑表达式。 已知 TTL 的/ oHoL II=0.4mA/10mA, oHoL /UU3.6V/0.3V，CMOS 门的 DD U5V， oHoL /UU5V/0V，/ oHoL II0.5mA/0.5mA。 解：图（1） ： （正确） ， 1 ,FAB=因 3 3.6 100.240.4, 15 L V ImAmA = 拉 ，故电路可 以正常工作。 图（2） ： （正确）， 2 ,FAB=+因 3 5 10110, 5 L V ImAmA = 灌 ，故电路可以正常工 作。 图（3） ： （错误） ，因与非门输入端不能直接并联。如果改用 OC 门，并在输入端加 L R接 至 CC U，则电路能正常工作，并满足 3 FABCD=。 图（4） ： （正确） ， 4 FAB=+，这里相当于将两个门并联为一个门试用，由于两个门 的输出状态总是相同，故不会相互影响。这种连接可以提高门的驱动能力。 图（5） ： （错误） ，试用 OC 门时，在输出端应加上拉电阻 L R，将其接到 CC U，才有 5 FABCD=。 图（6） ： （错误） ，电路正确，但是给出的逻辑关系不对，应该为 6 FABCABC=+。 37 图 P37 均为 TTL 门电路。 （1）写出函数 1 F, 2 F, 3 F， 4 F的逻辑表达式。 (2)若已知 A,B,C 的波形，分别画出 1 F 4 F的波形图。 解：三态门输出高阻时，后一级门的输入端悬空，对 TTL 门来说，悬空端为逻辑“1” 。 1C=0 时， 1 FB=；C=1 时， 1 FAB=,因此 1 FABCBC=+ 2C=0 时， 2 FB=；C=1 时， 2 FABAB=,因此 2 ()FAB CBC=+ 3C=0 时， 3 FAB=；C=1 时， 3 FAB=，因此 3 ()FAB CABC=+ 4C=0 时， 4 FAB=；C=1 时， 4 FA=，因此 4 FABCAC=+ 1 F 4 F的波形图如图解 36 所示。波形依次为 A,B,C, 1 F,， 2 F， 3 F， 4 F。 38 试写出图 38 所示电路的逻辑表达式，并用真值表说明这是一个什么逻辑功能部件。 解： 分析图 P3-6 电路的工作原理， 可得电平真值表解如下表所示， 根据真值表可得 F 与 A,B 的逻辑关系：FA B= ，该电路为同或门。 ABF LLH LHL HLL HHH 39 在 CMOS 电路中有时采用图 P39（a） （d）所示的扩展功能用法，试分析各图