基于FPGA的UART设计开题报告

设计开题报告课题：基于FPGA的UART设计专业学生姓名班级学号指导教师专业系主任撰写日期XXXX课题名称：基于FPGA的UART设计课题类型： （ ） 应用型 （ ） 研究型1. 本课题的意义(本部分字数不小于600字)外部设备种类的不断增加、技术的不断进步和功能不断完善，使外部设备与计算机的通信越来越受到重视。在PC与外部设备的通信中要实现两者间的数据传输，首先应该解决的就是接口问题。通用异步接收/发送器UART，是一种应用广泛的异步串行通信的传输接口，也是一种串行数据传输协议，多用于短距离、低速度、低成本的微机与下位机的通讯中，它允许在串行的链路上进行全双工的通信。由于可编程逻辑器件技术的快速发展，FPGA的功能日益强大，其性能好、可靠性高、容量大、体积小，微功耗、速度快、使用灵活、设计周期短、开发成本低，静态可重复编程、动态在系统重构、硬件功能可以像软件一样通过编程来修改，极大地提高了电子系统设计的灵活性和通用性。在FPGA芯片上集成UART功能模块，并和其他模块组合，可以很方便地实现一个能与其他设备进行串行通信的片上系统。 基于FPGA设计和实现UART，可以用很少的逻辑单元实现UART的基本功能。与传统设计相比，能有效减少系统的PCB面积，降低系统的功耗，提高设计的稳定性和可靠性，并可方便地进行系统升级和移植，也充分利用了FPGA的剩余资源。这种硬件软件化的方法已经成为当今电子设计领域中的主导趋势。UART是广泛应用的串行数据传输协议之一,其应用范围遍及计算机外设、工业控制等场合。而随着FPGA的广泛应用，FPGA和其他单片机之间的数据通信需求一种有效可靠的低成本数据交换方案。采用VHDL的UART软核集成于FPGA内部，在保证了数据的正常交换的同时，不仅简化了硬件电路，而且极大的降低了成本、提高了系统的可靠性。本设计利用QuartusII在FPGA芯片上的综合描述,采用模块化设计方法设计UART（通用异步收发器）的各个模块，其中包括波特发生器，程序控制器，UART数据接收器和UART数据发送器。依据其系统组成设计顶层模块，采用有限状态机设计接收器模块和发送器模块，所有功能的实现全部采用VHDL进行描述，并用Modelsim软件对所有模块仿真实现，最后将UART的核心功能集成到FPGA上，使整体设计紧凑小巧，实现UART功能稳定可靠。2. 课题的基本内容：采用VHDL语言实现一个用于FPGA中的通用UART软核。UART软核支持起始位（1bit）数据（8bit）终止位（1bit）的数据格式；可配置支持115200以下的常见波特率等常见的UART功能。3. 课题的研究方法、技术路线、设计（研究）方案：1.研究方法：查阅资料，熟悉FPGA、UART工作原理，掌握各个模块的设计方法，学习VHDL语言和仿真程序语言。 2.技术路线：搭建Quartus II+ModelSim仿真开发平台，将UART作为设计模块嵌入到FPGA芯片中，通过接口连接到计算机，使用相关串口调试软件在计算机上对FPGA进行数据的输入，在显示器上直接观察输出结果，作出相应调整。 3.设计方案：基于可编程器件FPGA采用模块化设计对系统划分模块以及各个模块的信号连接，然后进行模块设计，利用VHDL语言实现各模块的功能，并对各个模块进行功能仿真和时序仿真。4. 课题的效果预测 假设系统的时钟频率为10MHz，通过分频可支持3600bps、7200bps、9600bps、115200bps的常见波特率。COMS电平范围为03.3V，TTL电平范围为05V。5. 毕业设计（论文）进度计划起讫日期工 作 内 容备 注3月8日3月28日毕业实习以及毕业设计的前期工作，完成中文文献摘要、英文文献翻译、实习报告和设计的开题报告3月29日4月7日进行开题陈述和答辩，设计正式开题4月8日4月14日软件开发平台搭建4月15日5月10日UART工作原理5月11日5月24日用VHDL语言实现5月25日6月10日仿真调试及优化6月11日6月20日撰写毕业设计说明书