优秀的cadence实验报告作业

Cadence 实验报告集成运算放大器设计班级：微电子与固体电子 3 班 姓名：*学号：*运用 cadence 软件设计运算放大器集成电路版图目录一、实验要求3二、实验目的3三、实验内容31. 打开 cadence 界面32. 建立 Libarary33.绘制原理图44.原理图仿真55.版图设计76.版图 DRC 验证9四、 实验总结9实验报告一、实验要求实验为在 Cadence 软件环境下自己设计一个放大器，绘制放大器版图并利用 Cadence 环境下的 Dracular 进行 DRC 验证。要求通过实验熟悉版图设计，可以熟练使用各种快捷键， 并在版图设计中使用共质心等设计来减小电路可能产生的二级效应。二、实验目的通过自行设计一个运算放大器了解集成电路版图设计的流程，从建立一个 libarary 和 cellview 到可以独立完成一个普通运放的原理图绘制、仿真、版图设计、版图验证。熟悉 cadence 软件的使用，用各种软件环境完成版图。学会在设计中发现问题解决问题，如调整 管子的宽长比来提高增益获得更好的波形，使用共质心画法消除一定二级效应等。三、实验内容1. 打开 cadence 界面首先要进入 linux 操作环境，之后在 linux 下输入指令打开 cadence，我用的是实验室的 V20z 服务器，在实验室机器桌面上找到 Xmanager 进入然后双击 Xbrowser 找到对应服务器 V20z 点击进入输入帐号密码便可进入 linux 操作界面。打开终端（Terminal）之后输入命令 icfb&之后可以看到 CIW 窗口，标志正式进入 cadence 操作环境。2. 建立 Libarary如图 1 所示，在 CIW 窗口中进入 libarary manager，依次点击 fileNewLibarary 即可 进入新建 libaray 窗口，匹配一个工艺库后就能建立一个自己的 Libarary，我用的是 0.18um 的工艺。选择工艺的窗口如图 2 所示。图 1图 23.绘制原理图如图 3 所示，新建一个 cellview 之后选择工具为 ComposeSchematic，建立一个原理图 文件。然后可以绘制原理图了。图 3图 4 即为我所绘制的电路原理图。该运放是一个两级运放，第一级为带有源电流镜的差 动放大器，第二级为 pmos 管栅极作输入，nmos 作电流源的共源级放大电路。基准电流 Iref 提供 30uA 的流，两级运放总的开环增益为 Av1*Av275dB。在电路绘制过程中，记住一些快捷键可以快速有效地画出电路。i：添加器件； w：连线； l：添加电路线的 lable；f：调整操作窗口视图为居中位置； q；修改器件属性；P：添加 pin。图 44.原理图仿真电路原理图画好之后川建一个 symbol，点击 design 中的 Creat cellview 即可，我所创建 的 symbol 如图 5 所示。图 5之后新建一个原理图，在新建的原理图中加入刚刚创建的 symbol，并为其加上激励源 从 analogLib 中找 vdc、idc、gnd 即可然后根据电路原理图修改好仿真参数。仿真电路图就此 完成，之后进入正式仿真。图 6 为电路仿真图图 6一定首先将测试图 check and save，然后进入仿真环境做直流和交流仿真分析。直流仿 真结果各个管子均工作在饱和模式下，并得到相频和增益的仿真结果.。下面是我的仿真波形图：图 7初始增益为 75dB，增益降为 0 时相位在-120 左右，频率在 78mHz 处，仿真成功。之后可以对运放绘制版图。5.版图设计建立 cellview 为 layout，并将元件导入，然后绘制集成电路版图。绘制结果如图 7 所示， 记住 cadence Virtuoso Layout Editor 工具的快捷键有助于快速准确地绘制版图，下面是一些 常用的快捷键总结归纳：Ctrl+A 全选。B 键去某一级(Go to Level)。Shift+C 裁切(Chop)。首先调用命令，选中要裁切的图形，后画矩形裁切。C 键复制。复制某个图形。F 键满工作区显示。就是显示你所画的所有图形。G 是开关引力(Gravity)的。I 键插入模块(Instance)。K 键标尺工具，Ruler。L 键标签工具，Label。标签要加在特定的 text 层上。Shift+M 合并工具，Merge。M 键移动工具。Move。Ctrl+N，Shift+N 和 N 是控制走向的，可以用这个键画斜线。N 键斜 45 对角+正交。O 键插入接触孔。Create Contact Ctrl+P 插入引脚。PinP 键插入 PathQ 键图形对象属性。这个实用。经常用来更改图形属性。也是选中一个图形先。R 键矩形工具。S 键拉伸工具。Stretch。要求是框选要拉伸图形，再拉伸。我觉得这个拉伸工具是 Virtuso。 U 键撤销 Undo。W 键前一视图。Previous View图 8其中，所有 pmos 管子做在同一 nwell 上，衬底接触孔接 VDD，nmos 管子衬底接地，这 样可以避免体效应对 Vt 的影响。PM2 管子的（W/L）为 94/1，所以将其切为 20 份至于上端。 差动对的两对管子使用共质心布局方法，将两个管子分为 M1 和 M2 分别置于对角处并联相 接这样有利于改善晶体管的对称性，消除一阶梯度效应。图 8 为我在版图中使用两对共质心 布局的 pmos 管：图 96.版图 DRC 验证我们在这里使用 Dracula 工具进行版图规则的验证。Dracula 是 Cadence 的一个独立的 版图验证工具，它采用批处理的工作方式。Dracula 功能强大，目前被认为布局验证的标准， 几乎全世界所有的 IC 公司都拿它作 sigh-off 的凭据。特别是对整个芯片版图的最后验证， 一定要交由 Dracula 处理。在版图编辑界面点击 calibreRun DRC,之后导入 rules 并规定自己的输出文件夹，之后 进行 DRC 验证，验证结果已经打包上交。根据 DRC 规则的标准修改后再检查，直到没有错 误为止，如果有 DENSITY、最小 M1 面积问题暂时不用处理，这里 0.18 工艺要求金属密度不 能超过 30%，不视为版图有误。四、实验总结通过本实验学会在 Cadence 软件环境下自己设计一个放大器，绘制放大器版图并利用 Cadence 环境下的 Dracular 软件进行 DRC 验证。记住如何使用常用的快捷键以简化操作，并 在版图设计中使用共质心等设计来减小电路可能产生的二级效应。了解集成电路版图设计的大致流程，学会建立一个 libarar