PI基础知识及PDN设计.ppt

PI基础知识及PDN设计,多媒体&终端设计部侯宪星,电源完整性设计,目录,1、电源完整性PI概念2、PDN-设计基础3、PDN-元件选用4、PDN如何测试,PDNPowerDistributionNetworPIPowerIntegrity,电源惹的祸？,1、电源完整性PI概念,真实世界的PDN,1、电源完整性PI概念,真实世界的PDN,1、电源完整性PI概念,什么是电源完整性,馈电能力干扰能力被干扰能力,1、电源完整性PI概念,PDN重要性,PDN的作用提供负载的工作电源提供稳定的参考电平电源问题电源噪声越大，信号抖动越大电源噪声越大，信号噪声裕度越小电源噪声导致电路功能故障电源噪声导致EMI超标,2、PDN-设计基础,直流DC特性PDN满足负载对电源电压的要求（控制压降）PDN满足负载对电源电流的要求（控制温升）交流AC特性确定动态电流、目标阻抗选用合适的电源芯片或电源模块根据目标阻抗设计电源去耦网络确定去耦电容规格量化去耦电容数量信号参考平面的PDN要求低阻抗没有目标阻抗要求或目标阻抗值偏高的PDN不适合作为高速信号的参考平面,2、PDN-设计基础,PDN设计要求,PDN布线依据电源通道上的最大负载负载上允许的压降PCB允许的温升背板允许温升上限5C15C单板允许温升上限5C25C通常温升设计越低越好，空间紧张处局部可以取上限值理论计算一般应用，按照IPC2221简单计算特别严酷的设计需使用有限元仿真工具,2、PDN-设计基础,PDN载流能力及压降,线宽的计算电流、铜厚、温升计算压降：线长过孔的通流能力估算表,2、PDN-设计基础,PDN载流能力及压降,K修正系数：内层0.024，外层0.048；S导线截面积；T温升,PDN参考电平,以GND为参考的单端信号，接收端的差分放大器输入电压为：Ui=UoUn-Ur两个门电路之间的GND噪声Un叠加在信号电压上，Un降低了门电路的噪声裕度,2、PDN-设计基础,PDN参考电平,信号回流经过公共GND线时，产生噪声为降低公共回来噪声，要求低阻抗GND回路GND平面就可用作降噪声的低阻抗通道除GND回路的自感之外，GND上受到其它干扰也会产生噪声芯片电源管脚之间以及电源到芯片电源之间也都应该是低阻通道，才能保护稳定的信号电平电源回路噪声电源与地之间也必须有低阻通道高电平输出时，负载回路产生的电源噪声影响输出电压,2、PDN-设计基础,电源供电系统的要求,PDN的要求提供稳定的参考电压低的公共通道噪声维持负载上一致的电源电压去耦电容为电源地提供低阻通道旁路电容去耦电容滤波电容,电容的三种称谓,根据电容作用和位置的三种称谓旁路电容为交流噪声或回流提供一个就近的通道，降低干扰去耦电容作为芯片的储能电容为开关电流提供就近的通道，降低电源上的噪声滤波电容在滤波器电路中，过滤某个频段交流分量,PDN的实现,电源地网络常用电源地平面设计电源地平面对为高频电流低阻通道分立电容为低、中频电流提供低阻通道电源地平面作为信号线参考平面和信号的回流通道,PDN的模型,电源IC芯片（动态电流源）大电容（体积大、容量大）高频陶瓷电容电源地平面,PDN的模型,电源（线性稳压电源、开关稳压电源、电荷泵电源)大电容（电解电容、钽电容、陶瓷电容）中高频陶瓷电容（介质：X7R,X5R,NPO,Y5V）电源地平面IC芯片（开关过程产生动态电流，芯片去耦电容）,PDN的模型,器件开关过程动态电流的产生,动态电流与电源噪声,电源噪声取决于动态电流的大小电源阻抗电源噪声产生EMI电地平面边缘辐射通过线缆共模辐射,芯片电源需求趋势,电源电压越来越低要求电源噪声越来越小同样是5%，3.3V的5%是165mV；1.0V的10%只有50mV功耗越来越高动态电流越来越大要求PDN的阻抗越来越小，PI设计问题日益突出,芯片功耗的构成,PDN的电路模型,电源噪声等于动态电流乘电源阻抗动态电流Id(t)需频域描述电源阻抗只适合用频域描述电源噪声的求解方法通过时域频域，再频域时域求解,PDN的目标阻抗,目标阻抗-电源允许的纹波（电压乘百分比纹波）与动态电流之比PDN采取分管频段策略来满足目标阻抗要求电源大电容高频陶瓷电容电源地平面芯片内PDN,PDN的目标阻抗,目标阻抗Ztarget是频域的设计指标电源阻抗Zs的考察点在芯片的电源地端口ZsZtarget,电源噪声Vn很可能不满足设计指标要求。只有在ZsZtarget频段动态电流极小时Vn才能满足。激进的设计方式当从PCB上来考察Zs时，假如无法得到芯片封装和芯片的精确模型，在判断时存在模糊空间，常以业界的经验值参考,PDN的目标阻抗,VRM、PCB去耦网络、芯片三部分各自起作用频率大概的范围VRM大约作用于DC到低频段（100K左右）PCB板上去藕电容网络作用于中频段（数10K到100-300M）CORE电源芯片内有高频去耦，PCB上的去藕只需要负责到最高50-100M芯片封装和芯片负责高频段（100-300M以上）芯片不同的电源种类，要求PCB上去藕电容的作用范围不同,PDN元件VRM(VoltageRegulatorModule),开关电源的原理框图与输出阻抗特性,PDN元件-VRMimpedanceandStepResponse,阻抗的三个区域1区DC数十KHz控制环路决定阻抗2区控制环路与VRM的外接电容共同作用3区数倍开关频率以上控制环路对阻抗影响逐渐消失阻抗曲线越平坦电源越稳定,PDN元件VRM输出阻抗测试,测试仪器：低频网络分析仪,PDN元件VRM输出阻抗测试,测试仪器：低频网络分析仪,PDN元件VRM的简化模型,二元件模型电感ESL，表征VRM在数倍开关频率后的阻抗特性芯片去耦需要多少大电容，ESL是关键指标电阻ESR,表征VRM的直流阻抗后面将要介绍的去耦电容量化工具用的就是这种二元件模型,PDN元件VRM的简化模型,四元件模型,PDN元件-正确应用VRM,VRM外接的bulk电容属于反馈环路的一部分在应用VRM时，应该遵守其对bulk电容及ESR的要求保证VRM的反馈环路稳定（图示例为不稳定状态）从性价比综合考虑，选择合适的VRM,PDN元件-VRM噪声测量,20M带宽测量：Ripple500M带宽测量：High-frequencyringing,PDN元件-电容,芯片封装和芯片上的去耦电容作用于高频PCB上的去耦电容承担VRM到芯片之间的频段,PDN元件-电容,电容的实际模型ESR串联等效电阻ESL串联等效电感，包含电容本体电感和安装电感两部分ESL直接影响电容的高频阻抗，在任何情况下都应该将安装电感最小化,PDN元件-电容组合,多种电容规格并联组合出现的并联谐振，也称反谐振,PDN元件-电容安装电感,安装电感布线电感Ltrace线长线宽电容离电地平面高度过孔电感Lvias电容离电地平面高度过孔孔径电地孔孔距平面电感Lplanes电地平面对间距电容与芯片的距离过孔孔径布线方式决定安装电感Ltrace+Lvias远大于Lplanes,PDN元件-电容安装电感Lvias,Ltrace,布线宜侧面引线（VOS)、线粗（20mil）、短（20mil)、孔大（=10mil)、近电地平面,PDN元件-电容安装电感Lplanes,影响Lplanes的因素与强弱电源地平面间距，影响最强电容与芯片的距离，若与地平面间距小到4mil,电容的距离影响较小4mil平面间距电容距离1000mil，与8mil平面间距电容距离140mil相当过孔大小，有条件尽量用较大孔径的过孔,PDN元件-电容安装电感优化,合理利用电流回路中的互感可以抵消一部分安装电感合理的布线中红圈与两个小蓝圈的磁通可以抵销一部分，从而降低电感,PDN元件-电容安装电感优化,利用多个电源地平面对降低安装电感利用信号层的空地加电源地shape构造多个电源地平面对有效减小电流的回路面积，降低回路电感（见图中红色路径）电源地平面对本身就构造成了高频平板电容目标阻抗在毫欧级的设计有时需要多个电源地层,PDN元件电容（全局电容、本地电容）,本地电容LocalCapacitor布局中芯片下和芯片附近（如500mil/12.5mm)的电容是芯片的本地电容全局电容GlobalCapacitor距离芯片较远电容对该芯片是全局电容对芯片而言，本地电容与全局电容起作用的频段有差异,PDN元件电容（全局电容、本地电容）,本地电容LocalCapacitor高频特性优于全局电容GlobalCapacitor,PDN元件电容的选用与布线小结,PDN元件电源地平面,电源地平面的阻抗模型低频，平板电容中频，分布电感+分布电容高频，与模数（m,n)、平面大小（a,b)、位置（x,y)相关的非常复杂的结构,PDN元件电源地平面电容,PDN元件电源地平面谐振,电源地平面构成的电磁腔体，具有固有的结构性谐振由于平面对间距相对非常小，对矩形平面只计算长和宽谐振的频率主要与模数（m,n)、平面大小（a,b)相关,PDN元件平面谐振的物理意义,（1，0）模Fres是长边的最低驻波频率（0，1）模Fres是短边的最低驻波频率,Sideoftheboard(d)=5“or4“correspondstoonehalfwavelengthofthestandingwaveformed.Iftheresonanceisformedalongthe5”side,d=/2=5”=10”=254mm.Thevelocityofpropagationofthewavecanbefoundfromv=c/rwherecisthevelocityoflightinfreespaceandristherelativepermittivityofthemedium.Forarelativepermittivityof4,v=1.5X108m/s.Fromthevaluesofvandweget,fo=1.5X108/254X10-3=590.551MHz.Similarlyforthesided=4“wegetfo=1.5X108/203.2X10-3=738.188MHz,PDN元件平面谐振频点计算举例,127mm*101.6mm平面谐振频点的计算与阻抗曲线仿真,Comparisonbetweenanalyticallycalculatedandsimulatedresonancefrequencies,5”X4”Boardopencircuitatalledges,PDN元件平面谐振的控制,长边尺寸越大，谐振频率越低PCB电源平面谐振之后，板上的去耦电容作用显著减弱（影响难以控制）很多情况下，电源噪声和EMI问题由电源平面谐振引起PCB设计时，电源平面在满足通流能力的情况下，平面越小越好非矩形的不规则平面，谐振频率与边到边的最长路径长度相关平面形状宜规整最长边到边路径不宜大于250mm,PDN元件平面阻抗与位置的关系,平面中心(x5)阻抗的谷点的频率最高，(1，0)模谐振频点的阻抗最低平面边缘(x1)阻抗的谷点的频率最低，(1，0)模谐振频点的阻抗最高强干扰的时钟等芯片不宜布局中PCB的边缘，有高噪声和EMI隐患,PDN元件平面对间距的影响,尽量设计最小化的平面对间距,PDN元件平面对间距的影响,尽量设计最小化的平面对间距,PDN元件平面间介质的影响,业界期望超薄的高介电常数介质改善PI，催生了埋容技术,PDN元件埋容（超薄高Er电源地平面）,用高介电常数和薄的介质增大PCB上电源地平面对的电容，减小电源地平面的电感，从而降低单板上所需高频陶瓷电容的数量，降低电源噪声和EMI埋容材料成本和加工成本高，目前的主要应用领域在芯片,PDN元件埋容（超薄高Er电源地平面）,埋容的材料和埋容板的截面图,PDN元件芯片,目前芯片和芯片封装的内部特性对用户很少公开，给PCB的PDN设计造成一定困扰解决的途径：器件手册、参考设计来自于芯片厂家的统计数据参考业界的设计经验,PDN元件芯片内的PDN,芯片封装电感使PCB上的去耦电容在高频的作用弱化芯片bonding线电感使封装上去耦电容在甚高频的作用弱化频率大于1GHz由芯片的去耦电容起作用,PDN元件芯片封装电感,芯片封装电感,PDN元件芯片电容,芯片电容,PDN测试,电源噪声的时域测试示波器20M带宽测试，主要测试VRM性能示波器500M带宽测试