数字集成电路分析与设计考试(广工)_第1页
数字集成电路分析与设计考试(广工)_第2页
数字集成电路分析与设计考试(广工)_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1 广东工业大学考试广东工业大学考试 2010201020102010 级级 考试考试 一、一、计算题（计算题（16161616 分）分） 在一个 PMOS 硅栅晶体管中，阱掺杂为 317cm 107 . 3 = D N。栅掺杂为 320cm 103 = A N，栅氧化层厚度为nm ox 2 . 2t=，二氧化硅表面单位面积正电荷为 211cm 106 个。 （a）计算无注入零偏置下（0= SB V）器件的阈值电压。 （10 分） （b）若希望调节 PMOS 的阈值电压至 -0.4V，计算其阈值注入量。 （3 分） （c）为什么 PMOS 采用 P+多晶硅而不采用 N+多晶硅？（3 分） 二、二、计算题（计算题（20202020 分）分） 在 CMOS 反相器中： （a）与其它反相器相比，CMOS 反相器具有哪些优缺点。 （4 分） （b）画出其电压传输曲线，并且分析随着输入电压 in V改变，PMOS 和 NMOS 工作区 间的转换过程，标注重要临界点。 （8 分） （c）推导 IL V的表达式。 （8 分） 2 三、三、版图题（版图题（10101010 分）分） 试根据版图画出电路原理图，并写出逻辑表达式。 四、四、计算题（计算题（20202020 分）分） 采用 0.13um 工艺，用与非门设计一个 SR 锁存器的晶体管电路（拓扑结构图）及器件 尺寸（逻辑如图 2 所示） ，使其从 S 到 Q 非和 R 到 Q 的延时为 200ps，假设 Q 和 Q 非驱动 的总负载为 200fF. 图 2 3 五、五、计算题（计算题（20202020 分）分） 在图 3 中，计算其最佳路径延时和晶体管尺寸（所有器件都是标准 CMOS 门且所有晶 体管都有最小长度 L=0.1um） 。使用 0.13um 工艺参数， inv C为最小尺寸反相器的输入电容。 图 3 六、六、画图与读图题（画图与读图题（14141414 分）分） 根据逻辑表达式，画出 CMOS 门电路的原理图，并设计其沟道宽度使其与反相器延时 相匹配（假设反相器中 NMOS 沟道宽度为 W） （a）FEDCBAF
人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论