时序逻辑电路练习题_第1页
时序逻辑电路练习题_第2页
时序逻辑电路练习题_第3页
时序逻辑电路练习题_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

时序逻辑电路练习班级名称和学生编号一、单项选题1.结构中的时序逻辑电路()A.必须有组合逻辑电路b。必须有存储电路C.必须有一个存储电路和一个组合逻辑电路d。2.同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑电路()A.无触发器b .无统一时钟控制C.没有稳定状态d，输出只与内部状态有关3.每个逻辑电路的示意图，对于一个二进制计数器来说是()DAA大约文学士嗜酒者互诫协会4.n进制递增计数器从0开始计数，最后计数状态为()A.注：注1C.N-1 D.2N5.计数器由N个触发器组成，最大计数为()注意：B.2nC.n2 D.2n6.如果形成二进制计数器，所用的触发器至少应为()。A.12 b.3C.4 d.6由7.4触发器组成的8421BCD码计数器具有独立状态数()A.6 b.8C.10 d .不确定8.如图所示，如果触发器的当前状态Q3 Q2 Q1是110，计数器的下一个状态是()A.101 B.111公元010年9.在下列设备中，具有串并数据转换功能的是()A.解码器b .数据比较器C.移位寄存器d计数器10.如图所示，如果触发器的当前状态Q3 Q2 Q1是011，计数器的下一个状态是()公元前100年公元010年11.任何由4位二进制计数器74LS161组成的二进制计数器电路如图所示。计数的最小状态是()公元前0000年1111年公元0001年0110年12.任何由4位二进制计数器74LS161组成的二进制计数器电路如图所示，计数器的有效状态数为()A.16 B.8C.10 D.12第二，填空1.时序逻辑电路在任何时候的稳定输出不仅与当时的输入有关，也与当时的输入有关。2.时序逻辑电路在结构上有两个特点：一是由触发器组成的电路，二是内部通路。3.时序逻辑电路的“当前状态”反映了当前电路状态变化的结果，而“次级状态”反映了当前电路状态变化的结果。4.时序逻辑电路根据其不同的状态变化模式可分为时序逻辑电路和时序逻辑电路。前者设置统一的时钟脉冲，而后者不设置统一的时钟脉冲。5.时序逻辑电路的输出不仅是电流输入的函数，也是电流状态的函数。这种时序逻辑电路被称为类型时序逻辑电路。时序逻辑电路的输出只是电流状态的函数，与电流输入无关，或者没有独立设置的输出，电路的状态直接作为输出。这种类型的时序逻辑电路称为类型时序逻辑电路。6.计数器根据触发时钟脉冲的不同动作方式分为计数器和计数器。在前一种情况下，所有触发器在同一时钟脉冲的作用下同时触发，而在后一种情况下，触发器状态不会根据统一的时钟脉冲同时触发。7.根据计数过程中数字增减规律的不同，计数器可分为三种类型：计数器、计数器和可逆计数器。8.当计数器工作时，计算出现的次数。9.为了形成2n二进制计数器，总共需要2个触发器。对于10.8位移位寄存器，串行输入要求在所有8位数字移位到该寄存器之前有一个CP脉冲。Iii .简短回答问题1.同步计数器中的
人人文库> 全部分类> 应用文书 > 事务文书

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论