阻抗控制、差分走线的设置

在高速电路设计中，等长走线、关键信号的阻抗控制和差分走线的设置发布日期： 2012-11-23 15:34来源： EDA中国本文简要介绍了高性能ARM9微处理器EP9315集成外围接口和硬件结构框架，并提出了当前高速电路设计中存在的问题。然后，详细介绍了基于Allegro的嵌入式系统中软件无线电内存和集成开发环境总线接口的电路设计。最后，以Cirrus Logic公司的CS8952为例，阐述了物理层接口芯片的布线原理及其在Allegro中的实现。关键词：嵌入式系统；快板。等长；差分对；阻抗控制介绍随着嵌入式微处理器主频的不断提高，信号传输和处理速度越来越快。当系统时钟频率达到100兆以上时，传统的电路设计方法和软件已经不能满足高速电路设计的要求。在高速电路设计中，等长走线、关键信号的阻抗控制和差分走线的设置变得越来越重要。作者所在的武汉华中科技大学与中国科学院武汉岩土力学研究所智能仪器室合作，完成了以ARM9微处理器EP9315为核心的基于嵌入式系统的工程检测仪的开发。其中，SDRAM、IDE等长走线、关键信号阻抗控制和差分走线是本文在嵌入式系统硬件电路设计中的重点。同时，以卷云逻辑公司的网络物理层接口芯片cs8952为例，详细介绍了网络部分的硬件电路设计，为类似的高速硬件电路设计提供了参考方法。2硬件平台2.1主芯片本次设计使用的嵌入式微处理器是EP9315，是2004年7月Cirrus Logic发布的EP93XX系列的高端产品。该微处理器是一款高度集成的片上系统处理器，采用ARM920T内核，工作频率为200 MHz，具有ARM920T内核的所有出色性能。其中，丰富的集成外设接口包括PCMCIA、接口图形加速器、可连接两组设备的EIDE、1/10/100兆位以太网接口、3个2.0全速主机通用串行总线、专用软件无线电内存通道的液晶接口、触摸屏接口、SPI串行外设接口、AC97接口、6通道I2S接口和8*8键盘扫描接口，支持4组3 2位软件无线电内存的无缝连接。主芯片丰富的外围接口大大简化了系统的硬件电路。除了网络控制部分使用CirrusLogic的100Base-X/10Base-T物理层(PHY)接口芯片CS8952之外，没有必要在其他功能模块中增加额外的控制芯片。2.2系统主要结构从图2可以看出，该系统以微处理器EP9315为核心，具有完整的外围接口功能，并控制工程检测器。集成开发环境/射频卡接口为工程检测数据提供大容量移动存储设备；扩展32M软件无线电内存作为外部数据存储空间；三个活动的通用串行总线接口支持通用串行总线键盘和鼠标；液晶界面支持液晶显示屏和触摸屏，为用户提供友好的交互界面；1/10/100 Mbps以太网提供了一种在调试操作系统时下载内核以及在工程检查时进行远程监控的方法。当工程师不能在野外工作中使用键盘和鼠标时，面板按钮提供了一个人机界面。EP9315的主频为200兆，总线频率为100兆，操作系统下的外设时钟为50兆，数据线和地址线的布线密度高、速度快。网络部分对差分线路和微带线有特殊要求。过去，根据经验，Protel设计主要用于印刷电路板布局和布线。显然，这种方法不能满足当前的高速电路设计。CADENCE作为EDA领域最大的公司之一，在高速电路设计的PCB设计工具性能方面具有越来越明显的优势。因此，作者使用CADENCE的PCB设计布局软件Allegro来完成高速电路设计。3设计和实施3.1软件无线电内存布线规则嵌入式系统使用64字节的软件无线电内存来扩展数据存储区域。它由两块K4S561632组成，工作在32位模式。最高频率可达100米以上。软件无线电存储器数据线、时钟线、芯片选择和1.SDRAM时钟信号：时钟信号的频率相对较高。为了避免传输线效应，根据工作频率达到或超过75兆赫时，布线长度应在1000米以内的原则，为了避免与相邻信号的串扰，布线长度不应超过1000米，线宽应为10米，内部间距应为5米，外部间距应为30米。要求差分接线与差分对的接线精确匹配，误差应在20米以内。2.地址、芯片选择等控制信号：线宽5ml，外部间距12mil，内部间距10mil，尽可能伸入菊花链，能有效控制高次谐波干扰，与时钟线长度相当，但不短。3.SDRAM数据线：线宽5密耳，内部间距5密耳，外部间距8密耳。试着在同一层布线。数据线和时钟线之间的线长度差控制在50毫秒以内。根据接线要求，在快板中设置不同的约束：为线宽设置了三个约束条件：特别提款权_ CLK、特别提款权_地址、特别提款权_数据。设置约束后，将约束添加到相应的网络中，以便每个网络都具有线宽和行距约束属性。最后，为不同的信号组选择适当的约束就足够了。然而，在系统中央处理器内无法达到设定的限制，因为EP9315是引脚间距为1.27毫米的BGA封装。显然，在中央处理器内，线宽线间距无法满足上述要求。快板用于设置中央处理器特殊路由区域中央处理器_区域，区域属性用于设置该区域适用于BGA内部路由的约束。3.2 Xnet在IDE总线等长布线中的应用3.2.1系统中的集成开发环境接口设计EP9315强大的外围接口功能可以直接驱动集成开发环境硬盘。布线时应注意IDE总线的等长设置。然而，像IDE总线这样的高速线路需要终端匹配来防止信号反射和回流。如图3所示，抑制起终端匹配的作用，但是整个迹线被分成几个网络，而Allegro中的公共迹线长度设置，即传播延迟和相对传播延迟，只能为同一网络设置。ide总线信号由EP9315发出。要求从EP9315到IDE接口DD* UBDD*(如图3中的网络所示)的路由长度相等，误差为/-20毫秒。最简单的方法是分别设置DD*等长和UBDD*等长，误差为每比特/-10密耳，可以满足要求。然而，这增加了布线的难度。尤其是当DD*有很大的路由空间而UBDD*没有足够的路由空间时，设置相等的长度是不可行的。Allegro提供了一种添加DD *和ubdd *路由并执行等长比较的方法，这需要Xnet3.2.2 Xnet概念和Xnet等距设置由无源元件(电阻器、电容器或电感器)连接的网络通常被称为Xnet，如图4所示。在图3中，DD*和UBDD*被设置为相同的Xnet，并且属于Xnet的所有信号都以相等的长度被控制。Xnet等距设置分为以下步骤：1.设置Xnet选择要设置Xnet的设备(图3中排除RA1-RA4)，创建ESpiceDevice模型，Allegro将自动填写模型名称、电路类型-电阻、引脚连接顺序：1、8、2、7、3、6、4、5，表示1和8是电阻(见图3)。此时，排除网络的两端都添加了相同的Xnet属性。2.等距设置为2。Xnet(1)为Xnet建立引脚对：在Allegro中打开约束管理器，选择relative_propagation_delay属性，设置的Xnet将自动显示，选择Xnet建立引脚对，Allegro将提供整个项目中与Xnet关联的起始引脚和结束引脚，选择需要等长设置的起始引脚和结束引脚。(2)建立等长组：选择所有需要设置等长的引脚对，创建一个匹配组，名为R_IDE_DATA，新创建的R_IDE_DATA出现在相对传播延迟对应的工作表单选择区域，包含已建立的引脚对。根据等长集成电路总线走线的要求，在10毫秒内设置走线误差，一般选择最长的走线作为参考线(目标)。(3)路由完成后，重新打开配置管理器来分析实际路由。Allergo自动显示分析结果。绿色表示路由基于基线，路由错误在10毫秒内，红色表示路由错误超过10毫秒。i此外，当走线长度等于长度时，Allegro将实时显示走线长度是否在误差范围内，并可利用蛇形走线调整走线长度，大大保证了接线的可靠性。3.3差分线路和阻抗控制在网络布线中的应用3.2.1物理层接口芯片的路由标准CS8952采用CMOS技术提供高性能100Base-X/10Base-T物理层(phy)线路接口。它使自适应均衡器能够实现最佳抗干扰和近端串扰(NEXT)。它可以将接收器的应用扩展到160米以上的电缆。它结合了一个标准的媒体独立端口(MII)，可以很容易地连接到微处理器的媒体访问控制器。以下印刷电路板布线规则将使CS8952工作更加稳定，并获得良好的电磁兼容性能：1.使用具有至少一个电源层和一个层的多层电路板。堆栈设置为顶部、gnd、vcc、底部。使用底层pcb布线信号线只是第二种选择。把所有部件放在顶层。然而，旁路电容最好放置在尽可能靠近芯片的地方，最好是在CS8952下面的pcb上。RJ45终端元件和光纤元件可以放置在底层上。2.4.99k参考电阻应尽可能靠近RES引脚，并用通孔将电阻的另一端连接到接地层。相邻VSS(85英尺和87英尺)连接到电阻接地端子以形成屏蔽。3.将关键信号Tx /-、Rx/-、Rx _ NRZ/-的阻抗控制为微带传输线(差分对100欧姆，单线60欧姆)，将MII信号控制为68欧姆微带传输线。4.差分传输线布线应紧密(线宽间距6-8密耳)，并应确保与其他走线和元件的2个线宽的距离。发送和接收差分对布线应相互远离，必要时应使用印刷电路板的相对表面。3.2.2网络部分关键信号的差分路由和阻抗控制的设置网络的部分差分线路及其阻抗控制以信号TX /-为例，步骤如下：1.在Allegro的分配差分对菜单中，选择名为TX_Pair的信号TX /-，以建立差分对。2.根据信号TX /-阻抗控制的要求，计算差分对的线宽和线间距。如图5所示，选择走线层的顶层，填入100欧姆的差分对阻抗和60欧姆的单线阻抗，得到10.1密耳的线宽和8.1密耳的主线间距主线宽度/线间距：10密耳/8密耳；次要线宽/线间距：10 mil/8mi；最小线间距：6密耳；两条线不重合时允许的线长：100米；两条线的允许误差值：25密耳。4.将差分对TX_PAIR分配给电气约束集，并打开差分对的DRC模式。上述用于实现差分对路