电平标准分类

水平基准分类要知道逻辑层面的内容，首先要知道以下概念的含义1 :输入高电平(Vih ) :在逻辑门的输入为高电平的情况下保证允许的最小输入高电平，在输入电平高于Vih的情况下将输入电平设为高电平。2 :输入低电平(Vil ) :保证逻辑门的输入为低电平时允许的最大输入低电平，在输入电平比Vil低的情况下将输入电平设为低电平。3 :输出高电平(Voh ) :保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值必须大于该Voh。4 :输出低电平(Vol ) :保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值必须小于该Vol。5 :阈值电平(Vt ) :数字电路芯片具有阈值电平，是电路强行反转动作后的电平。 处于Vil、Vih之间的电压值，相对于CMOS电路的阈值电平，是大致一半的电源电压值，但是为了保证稳定的输出，需要输入高电平Vih，输入低电平Vih Vt Vil Vol。6:Ioh :逻辑门输出为高电平时的负载电流(吸引电流)。7:Iol :逻辑门输出为低电平时的负载电流(漏极电流)。8:Iih :逻辑门输入为高电平时的电流(漏电流)。9:Iil :逻辑门输入为低电平时的电流(引出电流)。栅极电路的输出极在集成单元中没有负载电阻的情况下直接作为输出端子引出，这种形式的栅极称为开路栅极。 开路TTL、CMOS、ECL栅极分别称为开路集电极(OC )、漏极开路(OD )、发射极开路(OE )，在使用时，是否连接有上拉电阻(OC、OD栅极)或下拉电阻(OE栅极)，电阻的电阻值是否适当在开路集电极(OC )栅极的情况下，上拉电阻值RL应满足以下条件(1): RL (VCC-Voh)/(n*Ioh m*Iih )(2):RL (VCC-Vol)/(Iol m*Iil )其中n :与线的开路门数m :驱动的输入端子数。:一般逻辑级别逻辑级别： TTL、CMOS、LVTTL、ECL、PECL、GTL； RS232、RS422、LVDS等。其中TTL和CMOS的逻辑电平按典型电压分为5V系列(5V TTL和5V CMOS )、3.3V系列、2.5V系列和1.8V系列4种。5V TTL和5V CMOS的逻辑水平是共同的逻辑水平。3.3V以下的逻辑电平称为低电压逻辑电平，一般为LVTTL电平。低电压的逻辑电平有2.5V和1.8V两种。ECL/PECL和LVDS是差动输入输出。RS-422/485和RS-232是串行接口标准，RS-422/485是差动输入输出，RS-232是单端输入输出。有关电压的标准对于存储器DDR内存采用支持2.5V电压的SSTL2标准相对较旧的SDRAM内存支持3.3 V的LVTTL标准目前常用的水平标准是TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有相对快的LVDS、GTL、PGTL、CML、HSTL、SSTL等。 简要介绍各自的电源、等级标准、使用注意事项。TTL:transistor-transistor晶体管结构。Vcc:5V VOH=2.4V； VOL=0.5V； VIH=2V； VIL=0.8V。2.4V和5V之间有很大的空闲空间，因此噪音容限的改善没有多大好处，系统功耗浪费增加，速度也受到影响。 之后，把一部分“切”掉了。 也就是后面的LVTTL。LVTTL还有3.3V、2.5V、更低电压的LVTTL (低电压TTL )。3.3V LVTTL: Vcc:3.3V； VOH=2.4V； VOL=0.4V； VIH=2V； VIL=0.8V。2.5V LVTTL: Vcc:2.5V； VOH=2.0V； VOL=0.2V； VIH=1.7V； VIL=0.7V。更低的LVTTL很少被使用，所以首先不用。 多使用处理器等高速芯片，使用时查看芯片手册即可。TTL使用注意事项： TTL电平通常超调严重，起始字符串可能有22欧元或33欧元的电阻。如果TTL电平输入脚悬空，则认为是内部高电平。 下拉时，应用1k以下的电阻下拉。 TTL输出无法驱动CMOS输入。CMOS:complementarymetaloxidesemiconductorpmosnmos。Vcc:5V VOH=4.45V； VOL=0.5V； VIH=3.5V； VIL=1.5V。对于TTL存在较大的噪声容限，且输入阻抗远大于TTL输入阻抗。 对应3.3V LVTTL出现LVCMOS，可直接驱动3.3V LVTTL。3.3V LVCMOS :Vcc:3.3V； VOH=3.2V； VOL=0.1V； VIH=2.0V； VIL=0.7V。 (VIH是高电平电压值，VIL是最初的输入电压信号)2.5V LVCMOS :Vcc:2.5V； VOH=2V； VOL=0.1V； VIH=1.7V； VIL=0.7V。CMOS使用注意事项：由于晶闸管结构寄生在CMOS结构内部，因此如果输入或输入管脚高于VCC的常数值(例如，某些芯片为0.7V )，则电流足够大可能会导致闩锁效应并烧坏芯片。ECL:Emitter Coupled Logic发射极耦合逻辑电路(差分结构)Vcc=0V； Vee:-5.2V； VOH=-0.88V； VOL=-1.72V； VIH=-1.24V； VIL=-1.36V。速度快，驱动力强，噪音小，易于应用数百米。 但是耗电量大，需要负电源。 为了简化电源，出现了LVPECL (以ECL结构、正电压供电)和LVPECL。PECL:Pseudo/Positive ECLVcc=5V； VOH=4.12V； VOL=3.28V； VIH=3.78V； VIL=3.64Vlvp elc :低电压peclVcc=3.3V； VOH=2.42V； VOL=1.58V； VIH=2.06V； VIL=1.94VECL、PECL、LVPECL使用注意事项：不能在不同级别直接驱动。 中间可以通过交流耦合、电阻网络或专用芯片进行转换。 以上3种都是随射输出结构，需要具有电阻引出直流偏置电压。 (例如，时钟中使用的LVPECL :直流匹配的情况下用130欧元提升，同时用82欧元提升，同时用130欧元降低，以进行交流匹配。 两种方式动作后的直流电平均为1.95V左右。 中所述情节，对概念设计中的量体体积进行分析上一级标准幅度较大，为降低电磁辐射，同时推出了提高开关速度的LVDS级标准。LVDS:lowvoltagedifferentialsignaling差动对的输入输出在内部有恒流源3.5-4mA，在差动线上改变方向表示0和1。 通过外部的100欧姆匹配电阻(差动线路上接近接收侧)转换为350mV的差动电平。LVDS使用注意事项： 600M以上，PCB要求高，差动线要求严格等，差不要超过10mil(0.25mm )。 100欧元电阻从接收端不得超过500mil，所以最好控制在300mil以内。以下水平可能不多，由于篇幅关系，只简单介绍一下。 如果有兴趣的话请联系我。CML :在内部进行匹配的电路，无需进行匹配。 晶体管结构也是差分线，其速度等于或大于3G。 只能用点对点传输。gtl :基于CMOS的结构，输入是比较器结构，所述比较器的一个连接到参考电平而另一个连接到输入信号。 1.2V电源供应。Vcc=1.2V； VOH=1.1V； VOL=0.4V； VIH=0.85V； VIL=0.75VPGTL/GTL :Vcc=1.5V； VOH=1.4V； VOL=0.46V； VIH=1.2V； VIL=0.8VHSTL主要是用于QDR存储器的水平准则，通常包括VCC io=1.8v和vccio=1.5v。 与上述的GTL相同，输入端利用比较器结构，比较器的一端连接到参考电平(VCCIO/2 )，另一端连接到输入信号上。 要求基准水平比较高(1%精度)。SSTL主要用于DDR内存。 几乎和HSTL一样。 VCCIO=2.5V，输入为比较器结构，比较器的一端为基准电平1.25V，另一端为输入信号。 要求基准水平比较高(1%精度)。HSTL和SSTL大多使用在300M以下。RS232和RS485基本上与大家相识，简而言之RS232采用12-15V的供电，我们电脑后面的序列是RS232标准。 12V表示0，-12V表示1。 诸如MAX3232之类的专用芯片也可以通过向2个晶体管添加一些外围电路来执行反相和电压匹配。RS485具有差分结构，其抗噪声能力高于RS232。 传输距离可达千米TTL和CMOS逻辑设备逻辑设备的分类方法有很多，下面用逻辑设备的功能、过程特征、逻辑水平等方法简单说明。: TTL和CMOS设备的功能分类逻辑设备可以根据功能进行分类，包括门和反相器、选择器、解码器、计数器、寄存器、触发器、锁存器、缓冲驱动器、收发器、总线开关、底板驱动器等。1 :栅极和变频器所述逻辑门主要包括与门74X08、与门74X00、或门74X32、或门74X02、异或门74X86和反相器74X04。2 :选择器选择器主要有2-1、4-1、8-1选择器74X157、74X153、74X151等。3 :编解码器编解码器/解码器主要包括2/4、3/8和4/16解码器74X139、74X138、74X154等。4 :计数器计数器主要包括同步计数器74X161和异步计数器74X393。5 :寄存器寄存器主要包括串-并移位寄存器74X164、并-串寄存器74X165等。6 :触发器触发器主要有J-K触发器、带三态d触发器74X374、无三态d触发器74X74、施密特触发器等。7 :闩锁锁存器主要包括d型锁存器74X373、地址锁存器74X259等。8 :缓冲驱动器缓冲驱动器包括74X240 (主要包括反向缓冲驱动器)和74X244 (主要包括反向缓冲驱动器)。9 :收发器收发器主要包括寄存器收发器74X543、通用收发器74X245、总线收发器等。10 :总线开关总线开关主要包括总线交换和通用总线设备等。11 :底板驱动器底板驱动程序主要包括TTL或LVTTL电平与GTL/GTL (GTLP )或BTL之间的电平转换器件。: TTL和CMOS逻辑设备的过程分类特征根据过程的特征，逻辑设备可分为Bipolar、CMOS、BiCMOS等过程，其中包括设备系列双极(Bipolar )过程的装置为TTL、s、LS、AS、f、ALS。CMOS工艺的设备包括HC、HCT、CD40000、ACL、FCT、LVC、LV、CBT、ALVC、AHC、AHCT、CBTLV、AVC和GTLP。BiCMOS工艺的设备是BCT、ABT、LVT、ALVT。: TTL和CMOS逻辑设备的级别分类特征TTL和CMOS的水平主要有5VTTL、5 v CMOS (VIH0.7 * VCC、vil0.3 * VCC )、3.3V水平、2.5V水平等。5V逻辑设备5V设备包括诸如TTL、s、LS、ALS、AS、HCT、HC、BCT、74F、ACT、AC、AHCT、AHC和ABT之类的系列设备3.3V以下的逻辑设备包括LV在内的和v系列、AHC和AC系列主要是LV、AHC、AC、ALB、LVC、ALVC、LVT等系列设备。具体情况见下图图3-1:TI公司的逻辑设备示例图:包含特殊功能的逻辑设备a .总线保持功能(Bus hold )内部反馈电路保持输入端子的最后确定状态，防止因输入端子的浮动不确定引起的元件振荡的自我破坏，输入端子不需要外部连接或下拉电阻，节约PCB的空间，降低设备的成本和功耗，参照图6-3。 ABT、LVT、ALVC、ALVCH、alvlh、LVC、GTL系列设备均具有此功能。 命名的特征是附加了诸如74ABTH16244之类的“h”。图3-2 :总线保持功能图3-3 :串行阻尼电阻图b .系列阻尼电阻(series damping resistors )在输出端加入串联阻尼电阻可以限制电流，有助于降低信号过冲/下冲噪声，消除线振铃，改善信号质量。 如图6-4所示。 具有此特征的ABT、LVC、LVT、ALVC系列设备，如ABT162245、ALVCHR162245那样，在名称上加上“2”或“r”进行区别。 在单向驱动器件的情况下，将串联电阻器添加到其输出端，并且，针对类似于SN74LVC2244的双向发射/接收装置，在其两侧的输出端中添加串联电阻器，并将其命名为SN74LVCR2245。c .通电/断电三种