四川大学计算机组成原理知识点

第一章1. 诺依曼体制的主要思想： 采用二进制代码表示信息 采用存储程序工作方式（核心概念） 计算机硬件系统由五大部件（存储器、运算器、控制器、输入出设备）组成2. cache:高速缓存，为解决CPU与主存之间的速度匹配而设置的存储器。位于CPU和主存之间，速度可以与CPU一样快，存放的是最近就要使用的程序和数据，容量较小。3. 总线：一组连接多个部件的公共信号线，可以分时地接收与发送各部件的信息。4. 通道：也称为通道控制器，能够执行专用的通道命令，是管理I/O操作的控制部件。5. 从组成角度划分的层次结构模型： 系统分析级（数学模型、算法）软件部分用户程序级（用户程序）应用程序（软件资源）语言处理程序（解释、编译）硬软界面操作系统级（操作系统）传统机器级（指令系统）硬件部分微程序级（微程序控制器）5逻辑部件级（硬件逻辑部件）6. 虚拟机：一般是指通过配置软件，扩充机器功能后形成的一台计算机，而实际硬件在物理功能上并不具备这种语言功能。7. 软硬件逻辑等价：在计算机中，有许多功能可直接由硬件实现，也可在硬件支持下依靠软件实现，对用户而言，在功能上是等价的。这种情况称为软硬件在功能上的逻辑等价。例如，乘法运算可由硬件乘法器实现，也可以在加法器与移位器的支持下，通过执行乘法子程序实现。8. 固件：微程序类似于软件，但被固化在只读存储器中，属于硬件CPU的范畴，称为固件。9. 字长：基本字长一般是指参加一次定点运算的操作数的位数。基本字长影响计算机精度、硬件成本，甚至指令系统的功能。10. 数据通路宽度：指数据总线一次能并行传送的数据位数，它影响计算机的有效处理速度。11. 数据传输率：是指数据总线每秒钟传送的数据量，也称为数据总线的带宽。 数据传输率=总线数据通路宽度总线时钟频率/8（B/s）第二章1. 计算机中的信息分为两大类，一类是计算机处理的对象，称为数据；另一类是控制计算机工作的信息，称为控制信息。相应地，在计算机工作时将存在数据流、控制流两类信息流。2.在原码表示中，真值0可以有两种不同的表示形式，分别称为+0和-0. 对于整数原码，表示的数的范围是3. 在补码表示中，数0只有一种表示方法000 对于定点整数补码，表示的数的范围是4. 所谓浮点数的规格化，就是通过移动尾数，使尾数M绝对值的最高位数字为1。即M满足1/2|M|（2001）8 （2）（0.115）10 （0.115）16 （3）（0.625）10 时钟周期（节拍）工作脉冲12. 微命令是最基本的控制命令，分为电位型与脉冲型两类。13. 机器指令、微程序、微指令、微命令之间的关系： 微程序控制器将机器指令的操作分解为若干个更基本的微操作序列，并一步操作所需要的微命令以微码的形式编成微指令输入控制存储器（CM）中。当要执行这步操作时，取出微指令经过译码就产生微命令，控制相应的操作。一条机器指令需要执行若干步操作，每步操作用一条微指令控制完成，因此需要编制成若干条微指令，这些微指令组成一段微程序，执行完一段微程序，也就完成了一条机器指令。14.微指令寄存器uIR:存放现行微指令 微命令字段（微操作控制字段）：提供一步操作所要的微命令 微地址字段（顺序控制字段）：指明后续地址的形成方式提供微地址的给定部分 15. 微地址寄存器uAR：从CM中读取微指令时，微地址寄存器中保存着CM的地址（即微地址），指向相应的CM单元。当读取微指令后或完成一个微指令周期操作后，微地址形成电路将后继微地址打入uAR中，做好读取下一条微指令的准备。16.微指令的编码方式：直接控制法（微指令控制字段的每一位就是一个微命令） 分段直接编译法（原则：将同类操作中互斥的微命令归为一组） 分段间接编译法17. 微指令：在机器的一个CPU周期中，实现机器指令中一步操作的微命令组合。18. 微程序：用来实现一条机器指令的功能，由多条微指令组成的微指令序列。19. 微命令：控制部件通过控制线向执行部件发出的各种控制命令。20. 机器指令：是能被计算机识别并执行的二进制代码，它规定了计算机能完成的某一操作，由操作码和地址码组成。21. 后继地址的形成方式： 增量方式（顺序执行、转移方式）：是后继微地址的形成方法之一，以顺序执行为主，配合各种常规转移方式，有顺序执行，跳步执行等。 断定方式：是后继微地址的形成方法之一，是一种直接给定微地址与测试判定微地址相结合的方式。 1.已知: 2X补=1. (12)Y原=1. 用变形补码计算X补+ Y补， 并判断结果有无溢出。 2. 已知：X 原=0.10101，Y 原=1.11011，用原码不恢复余数除法求出X/Y原。 3,。拟出加法指令“ADD (R0)+，R1”的读取与执行流程。该指令的源操作数在R1中，而目的操作数的寻址方式为自增型双间址方式。 FT： M-IR, PC+1-PC DT0: R0-MAR DT1: M-MBR-D DT2: R0+1-R0 DT3: D-MAR DT4: M-MBR-D ET0: R1 ADD D -MBR ET1: MBR-M ET2: PC-MAR第四章1. 三级存储体系结构：高速缓存-主存-外存2. 物理存储器：真正在物理上存在的主存储器称为物理存储器，实际的主存单元地址称为物理地址或实地址。 虚拟存储器：依靠操作系统的支持来实现的，为用户提供一个比实际内存大的可访问存储器空间，即在软件编程上可使用的存储器，称为虚拟存储器。 作用：扩大存储容量 主要思想：把地址空间和物理内存区域区分开，即可寻址的字的数量只依赖于地址位的数量，而实际实际可用的字的数量可能远远小于实际可寻址空间。 虚拟地址（逻辑地址）是指用户编程的地址。虚拟地址的范围称为虚拟地址空间，是程序员看到的地址空间。3. 半导体存储器分为静态存储器和动态存储器（一种分类方法） 静态存储器依赖双稳态触发器的两个稳定状态保存信息。只要电源正常，就能长期稳定地保存信息；如果断电，信息将会丢失（易失性）。但具有集成度高、容量大、速度快、体积小、功耗低的优点。作cache。 动态存储器依靠电容上的存储电荷暂寸信息。虽然电容上电荷的泄露很小，但时间一长电荷会漏掉，因而需要定时刷新，即对存1的电容补充电荷。集成度最高，适于作为大容量主存。 RAM随机存储器，一断电就会丢失其存储内容。采用双地址译码的方式可减少数据单元选通线的数量。4. 动态刷新：时间一长动态存储器电容上的电荷会泄露，需定期向电容补充电荷，即对存1的电容补充电荷。三种刷新方式：集中刷新方式 分散刷新方式 异步刷新方式：对主存速度影响最小，甚至可用不访存的空闲时间进行刷新，而且没有明显地死区。5. 码距：一种码制中，任何两个码字间的距离可能不同，将各合法码字间的最小距离称作这种码制的码距。eg.8421码的码距是1。6. 大多数主存储器采用奇偶校验，奇偶校验的码距=2 结合奇偶校验码的码距d ，讨论查错，纠错能力。 若奇偶校验码的码距为d，则其可查（d-1）位错，而实现纠错能力所需要的码距比查错能力所需要的大，若码距为d位，则可以检查并纠正（d-2）位错。7. 磁记录方式 ： 不归零-1制（NRZ1）：写0时，写入电流维持原方向保持不变；写1时，写入电流方向翻转。NRZ1制产生的转变区数较少，可以提高记录密度。采用外同步方法限制了记录密度的 提高，这是NRZ1的主要缺点。 调相制（相位调制PM，相位编码PE）：写入0，在位单元中间位置让写入电流负跳变；写1，在位单元中间位置让写入电流正跳变。 调频制（FM）：P222 群码制（GCR）：即成组编码方式，例如GCR（4/5）编码，将4位一组的数据码整体转换为5位一组的记录码，转换之后的记录码连续0的个数不超过两个。 调频制和调相制、群码制都具有自同步能力。8. 高速缓存的地址映像直接映像：用在速度要求较高的场合全相联和组相连映像：用在小容量低速场合。第五章1. 输入/输出系统：包含系统总线、接口和外部设备三大部分。2. 接口：泛指设备部件之间的交换部分。而主机（系统总线）与外设之间的接口逻辑，称为输入/输出接口、I/O接口、外围接口。 功能：寻址 数据传送与缓冲 数据格式变换、电平变换等预处理 控制逻辑3. 直接程序传送方式：CPU直接利用I/O指令编程实现信息传送。I/O过程完全处于CPU指令控制下。4. 程序中断方式：CPU暂时中止现行程序的执行，转去执行为某个随机事态服务的中断处理程序。处理完毕后自动恢复原程序的执行。5. 中断的分类： 硬件中断：是指某个由硬件中断请求信号引发的中断。 软中断：执行软中断指令引发的中断。 向量中断：由硬件提供中断服务程序入口地址。 非向量中断：由软件提供服务程序入口地址。6.非向量中断：CPU响应中断时产生一个固定地址，由此读取中断查询程序的入口地址，从而转向查询程序，通过软件查询，确定被优先批准的中断源，然后分支进入相应的中断服务程序。7.向量中断：是指将各个中断服务程序的入口地址（或包括PSW）组织成中断向量表，响应中断时，由硬件直接产生中断源的向量地址，据此访问中断向量表，读取服务程序的入口地址，再转向服务程序。8.中断向量：采用向量化的响应中断方式，将中断服务程序的入口地址和程序状态字放在特定的存储区中，这些所有的入口地址和程序状态字就构成中断向量。 9.中断向量表： 存放中断向量的表。所有的中断服务程序的入口地址（或包括PSW）组织成一个一维的表格，存放在一段连续的存储区中。10.向量地址：读取中断向量所需的地址码。11. 中断响应条件： 外设有请求，且未被屏蔽； CPU开中断； 无故障、DMA等优先级更高的请求。 一条指令(非停机指令)结束。发响应信号INTA，进入中断周期 12.中断响应过程（向量中断方式）： 关中断 关中断，保存断点保存断点:将程序计数器PC的内容压栈保存，此时PC的内容为恢复原程序的后继指令地址（即断点）获得中断号，转换为向量地址，查向量表 获取服务程序入口地址 转向程序运行状态取中断向量，转中断服务程序 13. 中断处理过程（多重）：中断隐指令 关中断，保存断点及PSW 取服务程序入口地址及新PSW 保护现场，送新屏蔽字，开中断 单级中断流程：中断服务程序 服务处理 保护现场 关中断 服务处理 恢复现场及原屏蔽字 恢复现场 开中断，返回 开中断，返回 14. DMA方式：指直接依靠硬件在主存与I/O设备之间进行直接的数据传送，在传送期间不需CPU的程序干预。15. DMA控制器：为负责申请、控制总线以控制DMA传送的功能逻辑。16.与程序查询方式相比：DMA方式可以响应随机请求。 DMA与中断的异同： 相同点：能响应随机请求，可并行操作 不同点：中断用程序实现中、低速I/O传送；能处理复杂事态；一条指令结束时响应请求。（程序切换）；DMA用硬件实现高速、简单I/O传送；一个总线周期结束时相应请求，仅需占用系统总线，不切换程序，不存在保存断点、保护现场、恢复现场、恢复断点等操作。17.DMA过程： 准备阶段：主机向DMA控制器和接口发送必要的传送参数，并启动DMA工作 传送阶段：DMA接口连续传送一批数据 结束阶段：DMA接口向主机发中断请求，CPU执行中断程序作相应处理 18. DMA方式数据传送过程： 设备数据准备好，外设发DMA请求；DMA控制逻辑向CPU发出MDA请求。 CPU响应DMA请求后，让出总线控制权；DMA控制器接管总线进行数据传输。 DMA控制总线进行数据传输：送主存地址，发读写命令。 DMA用一个存储周期传送数据，结束后将主存地址加1，指向下一个存储单元。 判断是否传送结束，如果传送结束，发传送结束信号，让出总线控制权 19.CPU响应DMA请求，将总线权让给DMA控制器响应条件:外设有DMA请求，且未被屏蔽；一个总线周期结束；无故障、无优先级更高的DMA请求。练习：1. 接口是（ ）的逻辑部件 (多选 )A:运算器与外围设备之间； B:系统总线与外部设备之间； C:CPU与系统总线之间； D:其它系统设备之间2. 接口的主要功能（ ） (多选 )A:寻址； B:数据缓冲； C:预处理； D:控制功能。3. 在DMA方式的运行过程中，善后处理由（ ）完成 (单选 )A:中断方式； B:DMA方式； C:IOP方式； D:通道方式。 4. 按请求的性质，一般的优先顺序是（ ） (单选 )A:故障引发的中断请求DMA请求外围设备中断请求； B:DMA请求故障引发的中断请求外围设备中断请求； C:故障引发的中断请求外围设备中断请求DMA请求； D:外围设备中断请求故障引发的中断请求DMA请求。5. 按照（ ）控制方式，系统总线可分为同步总线与异步总线。 (单选 )A:时序控制方式 B:系统组成角度 C:数据传送格式 D:信息传送的控制方式6. 与中断方式相比较，DMA方式（ ） (多选 )A:响应DMA请求之后，不需要保存断点与现场； B:DMA方式不切换程序，仅占用系统总线； C:能识别与处理复杂事态； D:依靠硬件实现快速数据传送。 7. 保存断点（响应中断后）是指保存（ ） (单选 )A:所有存储器内容； B:程序状态字寄存器内容； C:程序计数器PC内容； D:所有已使用的存储器内容。 8. 在多重中断方式中（即允许中断嵌套），当CPU响应某个中断请求后，送出一个新的屏蔽字，目的是（ ） (多选 )A:禁止与该请求同一优先级的其它请求 B:禁止比该请求更低优先级的其它请求； C:禁止比该请求更高优先级的其它请求； D:动态修改优先级 9.中断隐指令操作主要包括（ ） (多选 )A:送屏蔽字； B:关中断； C:保存断点及PSW； D:取服务程序入口地址及新PSW。 10.键盘