数字电子技术实验.ppt

数字电子技术实验,中国矿业大学电工电子教学实验中心,一、课程的性质、目的及任务,通过实验:1.巩固和加深对数字电子技术理论知识的理解；2.能综合运用所学知识进行数字电路的综合设计和实践；3.进一步培养学生独立分析问题和解决问题的能力、创新研究能力和严谨的科学作风；4.为毕业设计及工程实践打下良好的基础。,数字电子技术实验是继数字电子技术课程之后而开设的独立实验课程，是理论教学的深化和补充，是一门重要的专业基础课，具有较强的实践性。,二、本课程的基本要求,通过本课程的学习，学生应达到下列基本要求：1.正确使用电子仪器及设备。2.能独立设计电路、操作及完成实验。3.能准确的读取实验数据，测绘波形曲线，分析实验结果，编写完整的实验报告。4.能独立分析问题和解决问题，具有严谨的科学作风。,三、实验方式,本课程是以实验为主的独立课程，实验采用三种方式：第一种方式：在实验室利用实验箱进行硬件电路实验，重点培养学生掌握实验仪器设备的使用，设计电路并付诸实践的方法、步骤；第二种方式：在机房利用EWB软件进行仿真实验，使学生了解、熟悉数字电子技术先进的设计手段和方法；第三种方式：开放式实验，学生领用简易实验箱及实验元器件，课内外相接合，完成课程指定实验内容，在指定时间演示实验结果，鼓励学生完成自主设计的创新研究型实验。,说明：1本课程以设计性实验为主，实验前学生必须进行预习，预习报告经批阅后，方可进行实验。2实验1人1组，在规定的时间内，由学生独立完成。3.本次实验交上次实验报告。,四、实验报告要求,1每个实验完毕后，学生应认真写出一份简洁、规范、有见解的实验报告.2.实验报告内容包括：实验名称、实验目的、设计电路、简要原理、实验结果与分析，总结和讨论。3课程结束时，学生需写出一份课程小结，内容包括对课程的评价、建议和要求，自己的收获和体会。,五、实验安排：,注：实际电路操作，在实验室完成。：计算机仿真，在机房完成。,六、评价方式,本课程采用平时考核、期末考试来综合评定学生成绩。1.基础实验占3040%；2.自拟题目设计性实验占20%；3.期末考试占4050%。,七、主要参考书,数字电路与逻辑设计曹国清中国矿业大学出版社数字电子技术实验指导书电工电子教学实验中心电子线路设计实验测试谢自美主编华中科技大学出版社电子电路实验与仿真路勇主编清华大学出版社TTL、COMS集成电路手册,八、实验注意事项,遵守学生实验守则。服从指导老师的管理和安排。注意用电安全，确保人身、设备不出意外。爱护实验设施及实验器件，人为损坏按价赔偿。保持实验环境的整洁，每次实验完成后整理现场。,第一次实验,数字实验逻辑箱的使用TTL集成门电路参数测试及功能检测数字密码锁的设计,S3S0：有原、反两种信号输出,S7S4：仅有原变量输出,数字实验逻辑箱的使用,220V,电源区,信号源区,导,线,放,置,区,实验区,辅助区,AC220V,显示区,由面包板组成,CH1,CH2,+5V,GND,+5V,9V,9V,+9,V,数据开关上：1下：0,连续脉冲源,10K,470,数据灯：高电平点亮,总电源开关,5V电源开关,输入代码：41-41-41-4455周期调节：1T增加0T减少,Vp,内容：测试+5V电源；测试数据开关；测试数据灯；测试脉冲源。,面包板简介,列内已相连,段内内部相连,引电源(5V),引地线(GND),段内内部相连,2.TTL集成门电路参数测试及功能检测,标志,GND,VCC(5V),74系列集成电路,使用注意：了解各引脚的逻辑功能。正确施加电源（5V、GND）。,！,参数测试及功能检测,具体电路参考实验讲义,内容：测输出高电平；测输出低电平；与非逻辑功能测试；用与非门实现异或门。,3.数字密码锁的设计,设输入密码ABCD1101时：,解：,使能E1时：密码正确，开锁K1。密码错误，报警Z1。,简化真值表,使能E0时：不开锁，不报警。,化简与变换,电路,全部原变量输入（6个门）,允许反变量输入（5个门）,第二次实验预习要求,任务：用三种方法实现全减器异或门（74LS86）译码器（74LS138）数据选择器（74LS153）可用辅助门：74LS00、74LS20,预习要求：有完整的电路设计步骤：变量设定、真值表、降维卡诺图、表达式、电路图（表达式和电路一致）。简述工作原理。,第二次实验,EWB软件（ElectronicWorkbench）在数字电路中的应用简介。ElectronicWorkbench使用练习：用三种方法设计全减器。,1.EWB软件（ElectronicWorkbench）在数字电路中的应用简介。,参考电路1,用异或门,用集成芯片,用门电路,输入用开关,输出用探针,参考电路2,用译码器,输入用逻辑字发生器,输出用探针。,参考电路3,用数据选择器,输出用逻辑分析仪。,输入用逻辑字发生器,A,B,C,Sn,Cn,第三次实验预习要求,任务：1.三人抢答器电路设计,器件选用74LS74（D触发器）和少量门,2.“111100010011010”序列信号发生器电路设计,1.三人抢答器电路设计,要求：设置1个主持人开关，3个抢答人开关。主持人开关能清除以前的抢答结果。一人抢答成功后，其他人再抢无效。,预习要求：设计3种抢答器电路，分别叙述抢答的工作原理，绘制电路图，比较各种电路的特性。,三人抢答器参考电路1,三人抢答器参考电路2,2.“111100010011010”序列信号发生器电路设计,预习要求：有完整的设计过程（列移位状态表、求D0、画电路）；具有自启动能力。,参考电路,1111000100110101,第三次实验要求,任务：1.三人抢答器电路设计,器件选用74LS74（D触发器）和少量门,2.“111100010011010”序列信号发生器电路设计,1.三人抢答器电路设计,实验任务：设置1个主持人按键，3个抢答人按键。主持人按键能清除以前的抢答结果。一人抢答成功后，其他人再抢无效。,设计要求：设计3种抢答器电路，分别叙述抢答的工作原理，绘制电路图，比较各种电路的特性。,注：原理叙述时要注明主持人按键和抢答人按键的逻辑值，即主持人按键在清0和不清0时，分别处在什么电平位置；抢答人按键平时处在什么电平位置，抢答时处在什么电平位置。,三人抢答器参考电路1,三人抢答器参考电路2,三人抢答器参考电路3,三人抢答器参考电路4,原理:抢答者合上抢答开关（1），同时产生数据D和CP脉冲。同时封锁其他抢答人的CP脉冲。设计缺点：第一个抢答人合上开关后，不能拉下来，否则其他人能再次抢答。,主持人开关,三人抢答器参考电路5,原理:抢答者合上抢答开关（1），产生CP脉冲。抢答成功后Q0封锁其他抢答人的CP脉冲。,2.“111100010011010”序列信号发生器电路设计,要求：有完整的设计过程（列移位状态表、求D0、画电路）；具有自启动能力。,列移位状态表,确定D0的取值,序列信号：111100010011010,011110,1111100,2111000,3110001,在0000状态能自启动时，Do表达式为：,列移位状态表,确定D0的取值,序列信号：111100010011010,011110,1111100,2111000,3110001,在0000状态能自启动时，Do表达式为：,1,化简：,参考电路,1111000100110101,第四次实验预习要求,任务：移位寄存器及应用设计双向八位彩灯控制电路4位串行加法电路设计,选用器件:74LS194（双向移位寄存器）74LS74（D触发器）和少量门,（1）74LS194：,左移,右移,并入,保持4种功能，双变量控制S1、S0。(功能表P146),功能：,双向八位彩灯控制电路设计,1,1,当8个灯全亮时(D2=1),下个CP来时Q2=0灯全灭。同时：Q2=1产生CP1使FF1触发翻转控制换向。,Q2,Q2,参考电路,(1),(2),FF1,FF2,CP1,CP,D2,5.当8个灯被熄灭后(D2=0)，下个CP来时Q2=0，使CP1回到0态。Q2=1，释放74LS194的清0端，使之可以移位。以后，每来一个CP，等按新的方向逐个点亮。,Q2,Q2,波形,实验报告回答问题：1.画输出波形（需包含19个CP）。2.如cp1到来使第一个灯亮，并说明CP8、CP9、CP10、CP11时电路的工作状态。,预习报告要求：1.设计电路。2.简述工作原理。,1,11,8,9,10,19,18,第四次实验,任务：移位寄存器及应用设计双向八位彩灯控制电路4位串行加法电路设计,选用器件:74LS194（双向移位寄存器）74LS74（D触发器）和少量门,2片74LS194级联成8位左移或右移电路,SR2=QD1,SL1=QA2。,2.为使灯点亮，总的移入数据：SR1=SL2=1。,(1),(2),FF1,FF2,CP1,CP,D2,参考电路,双向八位彩灯控制电路设计,参考电路,3.FF1的输出控制74LS194的移位方向，FF1构成了T触发器，当有CP1时FF1翻转使74LS194换向移位。,(1),(2),FF1,FF2,CP1,CP,D2,参考电路,(1),(2),FF1,FF2,CP1,CP,D2,4.当8个灯未全亮时(D2=0)，每个CP的到来使Q2=0;当8个灯全亮时(D2=1),下个CP来时Q2=0灯全灭。同时：Q2=1产生CP1使FF1触发翻转控制换向。,Q2,Q2,参考电路,(1),(2),FF1,FF2,CP1,CP,D2,5.当8个灯被熄灭后(D2=0)，下个CP来时Q2=0，使CP1回到0态。Q2=1，释放74LS194的清0端，使之可以移位。以后，每来一个CP，等按新的方向逐个点亮。,Q2,Q2,波形,实验报告回答问题：1.画输出波形（需包含19个CP）。2.如cp1到来使第一个灯亮，并说明CP8、CP9、CP10、CP11时电路的工作状态。,预习报告要求：1.设计电路。2.简述工作原理。,1,11,8,9,10,19,18,4位串行加法电路设计,194(1):被加数，低位串出。,194(2):加数，低位串出。,194(3):最终和，高位串入。,:1位全加器，进行1位加法。,D:寄存本位进位，使之参与高位相加。,被加数和加数设置,如执行：67,第1拍:置数,置数,=0110=0111+001=0000,=0011=0011+010=1000,第2拍:右移,右移,=0110=0111+001=0000,第1拍:置数,=0011=0011+010=1000,第3拍:右移,右移,=0110=0111+001=0000,第1拍:置数,第2拍:右移,=0001=0001+111=0100,低位进位经D锁存参与相加。,低位进位经D锁存参与相加。,=0011=0011+010=1000,第4拍:右移,右移,=0110=0111+001=0000,第1拍:置数,第2拍:右移,=0001=0001+111=0100,第3拍:右移,=0000=0000+101=1010,=0011=0011+010=1000,第5拍:右移,右移,=0110=0111+001=0000,第1拍:置数,第2拍:右移,=0001=0001+111=0100,第3拍:右移,=0000=0000+101=1010,第4拍:右移,=0000=0000+000=1101,5拍后完成运算,有关向高位的进位：,如进行136运算：1101011010011第5拍之后：最终和：0011在194(3)中；向高位的进位可从D的Q端（或194(3)的SR端）取得。,向高位的进位,可以用开关进行被加数和加数的设置。,第五次实验预习要求,任务：集成计数器及其应用设计24进制、60进制计数电路设计12归1计数设计,选用器件:74LS290（2-5-10计数器）74LS161（16进制计数器）门电路,24进制参考电路,QD2QC2QB2QA2QD1QC1QB1QA1=00100100,60进制参考电路,QD2QC2QB2QA2QD1QC1QB1QA1=01011001,1001,0101,讨论,60进制,1001,0101,12归1计数器设计,要求：用2位十进制数BCD码表示计数状态。,计数状态：,十位个位000000010000001000000011000001000000010100000110000001110000100000001001000100000001000100010010,十位个位000010001000011001000010100110001110100001001100001000110010,或者,十进制计数便于译码显示输出。,290：2510异步计数器异步清0，异步置数。,1、用74LS290实现12归1,也可组成十进制,10,CP入,当Q21Q18Q14Q12Q11=10011时,(2)片清0、(1)片保持不变，仍为1,结果使Q21Q18Q14Q12Q11=00001，实现12归1的计数。,当Q18Q14Q12Q11组由10010000时,产生十位的计数脉冲,Q21由01。,由Q21和Q18Q14Q12Q11组成十位和个位。上电后全为0。,12归1电路分析:,组成个位,组成十位,74LS290实现12归1电路,2、用74LS163实现12归1,74LS163:16进制计数器，同步清零，同步置数；ETEP1时计数。,74LS161功能表,2、用74LS163实现12归1,原理：,由两片74LS163分别组成个位和十位的同步计数电路。,2、用74LS163实现12归1,原理：,1001,2、用74LS163实现12归1,原理：,当第10个CP到来后，个位清0，十位计1。,0000,0001,2、用74LS163实现12归1,原理：,0010,0001,2、用74LS163实现12归1,原理：,当第13个CP到来后完成置数，计数器归1，完成12归1计数。,0001,0000,2、用74LS163实现12归1,原理：,不用的输入端子CR2接1。,0001,0000,2、用74LS163实现12归1,归纳：,个位74LS163有计数、清0和置数三种工作方式；十位74LS163有可控计数、置数两种工作方式。,十位74LS163的归0也可用清0实现。,3、用74LS161实现12归1,选自电子线路设计实验测试（谢自美）,分析：,两片161构成同步计数电路（片高位、片低位），由使能端控制级联计数。161异步清零（片有清零，片无清零），同步置数（片置1，片置0）。计数到01001后，片可以计数，再来CP，十位加1，个位变为1010后立即清0。总计数值为10000。计数到10010(12个脉冲)后，LD1LD20，第13个脉冲来后，片置0，片置1。总计数值为00001。,Q20,Q13,Q12,Q11,Q10,预习要求：,1、设计电路，叙述工作原理。2、根据发放的计数集成芯片，课下进行电路插接和调试。,第五次实验集成计数器及其应用,任务：设计24进制、60进制计数电路设计12归1计数设计设计含有小时及分钟显示的数字钟,选用器件:74LS290（2-5-10计数器）74LS163（16进制计数器）门电路,24进制参考电路,QD2QC2QB2QA2QD1QC1QB1QA1=00100100,60进制参考电路,QD2QC2QB2QA2QD1QC1QB1QA1=01011001,1001,0101,讨论,60进制,1001,0101,12归1计数器设计,要求：用2位十进制数BCD码表示计数状态。,计数状态：,十位个位000000010000001000000011000001000000010100000110000001110000100000001001000100000001000100010010,十位个位000010001000011001000010100110001110100001001100001000110010,或者,十进制计数便于译码显示输出。,290：2510异步计数器异步清0，异步置数。,1、用74LS290实现12归1,也可组成十进制,10,CP入,当Q21Q18Q14Q12Q11=10011时,(2)片清0、(1)片保持不变，仍为1,结果使Q21Q18Q14Q12Q11=00001，实现12归1的计数。,当Q18Q14Q12Q11组由10010000时,产生十位的计数脉冲,Q21由01。,由Q21和Q18Q14Q12Q11组成十位和个位。上电后全为0。,12归1电路分析:,组成个位,组成十位,74LS290实现12归1电路,2、用74LS163实现12归1,74LS163:16进制计数器，同步清零，同步置数；ETEP1时计数。,74LS163功能表,2、用74LS163实现12归1,原理：,由两片74LS163分别组成个位和十位的同步计数电路。,2、用74LS163实现12归1,原理：,1001,2、用74LS163实现12归1,原理：,当第10个CP到来后，个位清0，十位计1。,0000,0001,2、用74LS163实现12归1,原理：,0010,0001,2、用74LS163实现12归1,原理：,当第13个CP到来后完成置数，计数器归1，完成12归1计数。,0001,0000,2、用74LS163实现12归1,原理：,不用的输入端子CR2接1。,0001,0000,2、用74LS163实现12归1,归纳：,个位74LS163有计数、清0和置数三种工作方式；十位74LS163有可控计数、置数两种工作方式。,十位74LS163的归0也可用清0实现。,3、用74LS161实现12归1,选自电子线路设计实验测试（谢自美）,分析：,两片161构成同步计数电路（片高位、片低位），由使能端控制级联计数。161异步清零（片有清零，片无清零），同步置数（片置1，片置0）。计数到01001后，片可以计数，再来CP，十位加1，个位变为1010后立即清0。总计数值为10000。计数到10010(12个脉冲)后，LD1LD20，第13个脉冲来后，片置0，片置1。总计数值为00001。,Q20,Q13,Q12,Q11,Q10,第六次综合设计实验预习,设计注意事项：,设计题目自选。选用Workbench含有的芯片。原理设计时不要用芯片管脚图连线。仿真时SSI选用理想器件，不要用芯片连线。仿真时电路中用到的CP脉冲，选用软件提供的脉冲源。,选题范围：,交通灯控制电路电梯自动控制电路,培养综合运用数字电子技术知识进行简易数字电子系统设计，及利用EWB软件进行仿真的能力。,目的：,设计一个功能完整、实用的简易数字电子系统，并在计算机上完成电路仿真。用555设计CP脉冲源。,要求：,1交通灯控制电路,设计一个十字路口交通灯的控制电路，每个路口的东西方向及南北方向，设有2组信号灯,每组信号灯有红、绿、黄三种颜色。信号灯的变换符合现行交通规则，可设红灯时间为25秒，黄灯时间为5秒，绿灯时间为20秒。各路口需有