薄膜淀积（半导体器件物理）

薄膜淀积,现代半导体器件物理与工艺,PhysicsandTechnologyofModernSemiconductorDevices,2004,7,30,薄膜淀积,为制作分立器件与集成电路，需使用很多不同种类的薄膜，可将薄膜分为4类：热氧化薄膜、介质薄膜、多晶硅薄膜、金属薄膜。,MOSFET的剖面图,热氧化薄膜中，首要的栅极氧化膜，其下方为漏/源极的导通沟道。场氧化膜用来隔离其他器件。这些膜只有通过热氧化才有最低的界面陷阱密度。二氧化硅和氮化硅介电薄膜用来隔离导电层；或作为扩散及离子注入的掩蔽膜；或是防止底下掺杂物的损失；或用来覆盖保护器件使器件免受杂质、水气或刮伤的损害。多晶硅一般作为MOS器件的栅极材料、多层金属的导通材料或作为形成浅结的接触材料。金属薄膜包括铝或金属硅化物，用来形成低电阻值的金属连线、欧姆接触及整流金属-半导体接触势垒器件。,热氧化,半导体可采用多种方法氧化，其中包活热氧化、电化学阳极氧化、等离子休反应法。对硅半导体器件来说，热氧化是最重要的，也是以硅为主的集成电路中关键步骤。对砷化镓来说，一般热氧化产生的是偏离化学配比的薄膜，这种氧化膜在绝缘或作为半导体表面保护层的作用上表现较差，故在GaAs中很少使用热氧化技术。仅讨论硅的氧化。,电阻式加热炉管的截面图,生长机制,下列是Si在氧气或水气环境下的热氧化反应式,氧化过程中，硅与二氧化硅的界面会向硅内部迁移，这将使得Si表面原有的污染物移到氧化膜表面而形成一个崭新的界面。,热氧化法生长二氧化硅,如图所示，由热氧化法生长的二氧化硅的基本结构单元是一个硅原子被四个氧原子围成的四面体。这些四面体彼此由顶角的氧原子以各种不同的方式相互桥接形成不同相位与结构的二氧化硅。有结晶和非晶形态。热氧化的是非晶形态。二者的差异在于晶体结构是否具有周期性。,硅热氧化的基本模型,氧化剂扩散穿透二氧化硅层到达硅表面，其浓度为Cs，通量F1可写成,在硅表面，氧化剂与硅进行反应，假设反应速率与硅表面氧化剂浓度成正比，则通量F2可写为,k为氧化速率，在稳态是，F1F2F,结合F1和F2，有,氧化剂与硅反应形成二氧化硅，定义C1为单位体积内氧化剂分子数，在干氧要需要一个氧分子，而在水蒸气中要两个水分子。故氧化膜厚度的生长速率为,由初始条件x(0)=d0，解除此微分方程式。d0为初始氧化膜厚度。其解见下页。,解,经氧化时间t后，氧化膜厚度为,当时间很短时，可简化为,当时间很长时，可简化为,因此在氧化初期，表面反应是限制生长速率的主要因素，此时氧化膜厚度与时间成正比。当氧化膜变厚时，氧化剂必须扩散至硅与二氧化硅的界面才可反应，故其厚度受限制于扩散速率，因此厚度变化于时间的平方根成正比，其生长速率的曲线为抛物线。,通常，解有更简洁的形式,式中,故有,线性区,抛物线区,B/A为线性氧化速率常数,B为抛物线氧化速率常数,在多种氧化条件下，实验测量结果与模型预测相吻合。湿法氧化时，初始的氧化膜厚度d0很小，也就是0。然而，对于干氧化，在t0处d0的外推值约为20nm。,线性率常数与温度的关系,图为(111)、(100)面硅片用干、湿法氧化线性氧化速率常数B/A与温度间的关系。线性速率常数随exp(-Ea/kT)变动。Ea约为2eV。与硅硅键断裂能1.8eV接近。同时，氧化速率与晶体方向有关，不同的晶体方向，硅原子表面键密度也不一样，所以速率也不相图。,抛物线氧化速率常数与温度变化的影响,抛物线氧化速率常数B与温度的关系，B也水exp(-Ea/kT)变化。干法下Ea1.24，与扩散激活能1.18eV接近；湿法下，Ea0.71eV，与0.79eV接近。抛物线氧化速率与晶体方向无关。因为其值仅仅与氧化剂扩散穿过一层杂乱排列的非晶硅的速率有关。,干氧化,两种晶向的硅衬底实验所得的二氧化硅厚度与氧化时间及温度变化的关系,湿氧化,两种晶向的硅衬底实验所得的二氧化硅厚度与氧化时间及温度变化的关系,薄氧化膜生长,为精确地控制薄氧化膜厚度并具有可重复性，一般采用较慢的氧化速率常数。方法有很多：一是常压下以干氧化在较低的温度（800-900）下进行氧化；二是在较低的气压下氧化；三是采用惰性气体（氮气、氩气、氦气）混合着氧化剂，以减少氧气的分压；四是以热氧化生长及化学气相沉积二氧化硅的混合方式生长栅极氧化膜。然而，若要生长10-15nm的栅极氧化膜，普遍采用方法一。这种配合先进的垂直炉管，可生长厚度为10nm且误差仅仅0.1nm范围之内、具有高品质、可重复的薄氧化膜。,介质淀积,淀积介质薄膜主要用于分立器件与集成电路的隔离与保护层。一般常用的有三种淀积方式：APCVD、LPCVD和PECVD。至于该用何种方式，则以衬底温度、淀积速率、薄膜均匀度、外观形态、电特性、机械特性、电介质的化学组成等作为考虑因素。,热壁低压式反应炉,平行板辐射流等离子体式CVD反应炉,二氧化硅淀积法,CVD法无法取代热氧化法淀积二氧化硅，是因为热氧化法所得薄膜具有最佳的电特性，所以CVD法仅作为补充。没有掺杂的二氧化硅膜可用于隔离多层金属膜、注入及扩散的掩蔽层、生长场氧化膜等。掺杂的二氧化硅，不仅可以作为金属隔间的隔离材料，亦可以淀积与器件表面作为保护层，有时用掺杂磷、砷或硼的氧化膜作为固态扩散源。,低温淀积（300-500）,淀积可在APCVD反应炉中进行。由于硅烷与氧气在低温反应使得此法特别适合于在铝膜上淀积二氧化硅。,中温淀积（500-800）,由于反应要求高温，所以在铝上淀积的二氧化硅膜不能用此法。但其台阶覆盖性良好，所以适合制造要求均匀及台阶覆盖性好的多晶硅栅极上的绝缘层。其良好的台阶覆盖性是由于高温时在表面的迁移所致。淀积过程中加入少量的氢化物（磷化氢、砷化氢、乙硼烷）进行掺杂。,高温淀积（900）,此法可以获得均匀性极佳的薄膜，常用于制造覆盖多晶硅的绝缘膜。,二氧化硅特性,二氧化硅台阶覆盖,台阶覆盖指淀积薄膜的表面几何形貌（拓扑图）与半导体表面的各种台阶形状的关系。下图是一理想的或共形的台阶覆盖，可以看出薄膜厚度沿着台阶都很均匀，主要是反应物淀积后在台阶表面快速地迁移所致。,下图为一非共形的台阶覆盖，其主要原因是反应物在吸附、反应时没有显著的表面迁移所致。反应物到达上水平面时有各种不同的角度，其到达角度（1）可以从0180，而对垂直侧壁，其到达角度（2）只在090，因此淀积在表面的膜厚为侧壁的2倍。在底部，到达角度（3）与开口有关，薄膜厚度正比于：,这种台阶覆盖沿着垂直侧壁相当薄，有可能因遮蔽效应而使台阶底部薄膜断裂。,二氧化硅磷硅玻璃回流,在金属层间，需淀积表面平滑的二氧化硅作为绝缘层。如下层金属薄膜的表面覆盖氧化膜有凹陷现象，容易造成上层金属膜淀积时有缺口而导致电路断路。由于低温淀积的磷硅玻璃（掺磷玻璃）受热后变得较软易流动，可提供一平滑的表面，所以常作为邻近两金属层间的绝缘层，此工艺称为磷硅玻璃回流。下图是磷硅玻璃在1100、20min的退火环境下，放大10,000倍的SEM照片，图上数据为含磷的重量百分比。,氮化硅,利用氮化的方法（如氨气）生长氮化硅相当困难，其主要原因是生长速率太慢，且需很高的生长温度。然而，氮化硅可以用中温（750）、LPCVD的方法或低温（300）PECVD法淀积。LPCVD法可获得完全的化学组成Si3N4，密度较高2.9-3.1g/cm3，可提供一个好的掩蔽层，防止水和钠离子的扩散，用于覆盖器件。PECVD法无正确化学组成，密度2.4-2.8g/cm3，由于淀积温度低，适合在制作完成的器件上淀积最后的保护层。其抗刮性极佳，适合作为防止水和钠离子扩散至器件的保护材料。,LPCVD，700-800间反应,薄膜均匀性好，产量高是低压工艺的有点。淀积氮化硅层的激活能为1.8ev。淀积速率水总压强或二氯甲硅烷分压上升而增加，并随氨与二氯甲硅烷比例上升而下降。LPCVD淀积的氮化硅属于非晶介质，含氢量达8%，在缓冲的HF溶液中，其腐蚀速率低于1nm/min。薄膜张应力非常高，105N/cm2。故薄膜厚度超过200nm时容易破裂。电阻率1016cm，介电常数7，介电强度约为107V/cm。,PECVD，300左右,此法生长的薄膜含氢量高，约为20-25%。其张应力较小2104N/vm2，电阻率与硅与氮的比例有关，范围在105-1021cm，介电强度1106到6106V/cm。,低介电常数材料LowK,当器件持续缩小至深亚微米的范围时，需使用多层金属连线结构来减小因寄生电阻与寄生电容引起的RC延迟时间。,为降低ULSI电路的RC时间常数，必须采用低电阻率的金属材料和低电容值的介电材料。因为CiA/d，降低C有：增加介质厚度、降低连线材料厚度与面积。介质厚度太厚时，缺口处填薄膜变得困难；降低连线厚度与面积会增加连线R；故采用低介电常数的材料。,介质必须具备一下特色：低介电常数、低残余应力、高平坦化能力、高填隙能力、低淀积温度、工艺简单、易整合。,低介电常数材料,高介电参数材料HighK,HighK在ULSI器件电路中，尤其是DRAM有使用的必要性。DRAM的存储电容必须维持在40fF左右才能正常工作。一般会选择一个最小厚度，且保证漏电流不超过最大容许值，而击穿电压则不低于最小容许值。电容的面积可通过堆叠或沟槽的方式增加。然而对平面而言，面积A应水DRAM密度的提升而降低，因此必须提供薄膜的介电常数。,高介电常数材料,多晶硅淀积,以多晶硅作为MOS器件的栅极是MOS技术的一项重大发展，其原因是多晶硅栅极的可靠性优于铝电极。,用低压反应炉淀积多晶硅的温度范围在600-650。,一般最常用的低压淀积方法有两种：一种是压强约为25-130Pa，使用完全纯度的硅烷作为反应气体。另一种是利用氮气作为稀释硅烷的气体，浓度控制在20-30%。两种方法每次可淀积数百片的晶片，且厚度均匀（误差5%内）。,硅烷分压对多晶硅淀积速率的影响,影响多晶硅结构的工艺参数包括：淀积温度、杂质掺杂以及淀积后的热处理工艺。淀积温度在600-650，所得多晶硅为圆柱形，晶粒大小在0.03-0.3m，择优取向为(110)。在950掺杂磷，结晶性变好，晶粒大小在0.5-1.0m.若温度在1050，晶粒达1-3m。若淀积温度低于600，则淀积的薄膜为非晶，经掺杂与热处理后，可获得如图多晶硅一样的柱状晶粒。多晶硅可由多种方式掺杂：扩散法、离子注入法或是在淀积过程中加入额外的杂质（临场掺杂）。离子注入最常用，在于工艺温度低。,30keV能量的离子注入500nm的多晶硅中，薄层电阻与不同注入剂量的关系,金属化,金属化是指用于互连、欧姆接触、金属-半导体整流接触的金属膜的形成过程。5.1节中讨论过欧姆接触及整流接触的电流-电压特性。金属膜可用多种方法形成，最重要的是物理气相淀积法和化学气相淀积法。将讨论两类最重要的金属：铝、铜及金属硅化物。这些金属广泛用于分立器件及集成电路。,物理气相沉积PVD,PVD淀积金属的方法有：蒸发、电子束蒸发、等离子体喷射淀积及溅射。金属或合金（Ti、Al、Cu、TiN、TaN）均可利用PVD法淀积获得。,a、金属线圈加热器b、氮化硼刚刚感应加热器c、电子数蒸发,衬底,靶,标准溅射,离子束溅射,溅射中，离子源被加速撞击靶材的表面，溅射出的材料淀积于一面对靶材的晶片上。离子源的电流与能量可独立调整。增加溅射的淀积速率可采用提高离子密度，可使用的方法有：一是使用第三个电极以提供更多的电子来促进电离；二是使用磁场。如电子回旋共振。,衬底,靶,长程溅射,长程溅射可用来控制靶材物质入射至晶片的角度。从简易的几何学可知此时入射原子角度的分布较小，如此一来，对大高宽比（如在接触窗底部）形状的薄膜淀积也变得简单。,衬底,靶,具有准直器的溅射,准直器,在大高宽比的接触窗内填充材料的难度很高，因为在接触窗底部尚未完成淀积时，由于溅射出原子的散射效应已经先将接触窗口封住了，可通过在靶材与晶片之间加入一准直器，以控制溅射出原子入射到晶片的角度在5以内，从而改善接触窗底部的覆盖率。,化学气相沉积CVD,在金属化工艺中，CVD是最具吸引力的，因为CVD能形成良好的共形台阶覆盖层，而且一次可同时覆盖许多晶片。CVD的装置与淀积介电膜和多晶硅膜的装置相似。低压CVD在硅片表面形貌差别很大的情况下，也能得到共形覆盖层，没有PVD的自遮蔽效应和台阶覆盖率差的问题，相对PVD，CVD淀积薄膜具有较低的电阻率。以CVD淀积耐火金属是IC生产中的一项新的应用。如W，其电阻率相当低5.3cm，有具耐火性（高熔点），是相当诱人的金属材料。,CVD淀积钨（CVD-W），CVD淀积的W不仅用作接触插栓，也可用作第一层金属。,硅与钨接触时，通过硅还原反应可进行选择性钨淀积。氢还原中，可将钨迅速地淀积在核心层上形成插栓，还具有极佳的表面均匀覆盖功能。同时HF对薄膜有腐蚀作用而使淀积的钨表面变得粗糙。硅烷还原反应比氢还原反应有较高的淀积速率及较小的钨晶粒，不产生HF。,CVD淀积氮化钛（CVD-TiN），TiN普遍用作金属扩散的阻挡层，其淀积方式包括溅射和CVD，在深亚微米中，CVD淀积的TiN台阶覆盖比PVD法好。,NH3还原形成TiN的温度在400-700；N2/H2还原形成TiN的温度则高于700。淀积温度越高，得到的薄膜品质越好，TiN膜中的氯气残留也越少（约5%）。,铝镀膜,铝及合金在IC金属化工艺中使用范围相当广泛，因为具有低电阻率（对铝约为2.7cm，合金最高3.5cm），可满足低电阻率要求。此外，铝附着二氧化硅的特性极佳。但使用铝于浅结上容易造成尖锲或电迁移稳态。铝膜的淀积可由PVD或CVD获得。,铝-硅系统有共熔特性，即将二者互相掺杂时，合金的熔点较二者都低，熔点的最低点称为共熔温度。Al-Si的共融温度为577。图中的插图显示硅元素在铝中的固溶度。,考虑一铝的长导线，铝与硅的接触面积为ZL，经退火时间t后，硅将沿与铝线接触的边缘扩散，长度为(Dt)1/2，假设硅在此段膜中已经达到饱和，则消耗硅的体积为（S为退火后硅在铝中的固溶度）,硅在铝金属化工艺中的扩散,事实上，硅并不是均匀地溶解，二是发生在某些点上。下图显示了铝穿透到硅中的实际情形，可观察到仅有少数几个点有尖锲形成，减少尖锲的方法一是将铝与硅共同蒸发，使铝中的硅含量到达固溶度的要求；,铝膜与硅接触的简图,二是在铝与硅衬底中加入金属阻挡层。此层必须满足以下要求：与硅形成的接触电阻小；不会与铝起反应；淀积及形成方式必须与其他所有工艺兼容。目前，TiN经评估发现可在550，30min退火环境中呈现稳定状态，适合作为金属阻挡层。,在铝与硅之间有金属阻挡层，具有金属硅化物及多晶硅符合栅极的MOS晶体管的剖面图,电迁移,当器件尺寸缩小后，相应的电流密度增大，由于高电流密度所引发的电迁移现象将使器件失效。电迁移是指在电流的作用下，金属原子会发生迁移的现象，这是电子的动量传给带正电的金属离子所造成的。当高电流在IC金属导电层中流过，某些区域的金属离子会堆积起来，而某些区域则会形成空洞。堆积金属区域会与邻近的导体短路，而空洞将导致短路。电迁移引起的到平均失效时间（MTF）与电流密度J及激活能Ea间的关系大致为,铝膜的Ea0.5eV，这表明材料迁移主要形式是低温下晶粒间界扩散，因为单晶铝自扩散的Ea1.4eV。其阻止方法有：与铜形成合金、以介质将导通封闭起来、淀积时加氧。,铜镀膜,为降低RC时间延迟，需要使用高导电的导线与LowK绝缘层。对未来新的金属连线工艺，铜是很明显的选择。因为与铝相比，有较高的导电率与较强的抗迁移能力。淀积可用PVD、CVD方法。缺点是有易腐蚀的倾向、缺乏可行的干法刻蚀方式、不像铝有自我钝化氧化物以及与介质的附着力太差。各种用于制作铜导线的技术相继被提出：方法一、传统方法淀积金属线，再进行介质淀积；方法二、先定义介质，再将金属填入沟槽内，随后进行化学机械抛光（CMP）以除去在介质表面多余的金属而仅保留孔或沟槽内的铜，称此法为嵌入工艺。,嵌入技术,使用铜-低介电常数介质作互连线的方法是“嵌入法”或是“双层嵌入法”。对一个典型的嵌入式结构，先定义金属线的沟槽并刻蚀层间介质（ILD），再填入TaN/Cu。TaN是作为扩散阻挡层以阻止铜穿透LowK介质。表面的铜被CMP去除，获得一平面结构，金属则镶嵌在介质中。对双层嵌入法而言，在淀积金属铜前，先进行图形曝光工艺，并刻蚀处通孔及沟槽。接着进行CMP，使介质表面没有多余的金属，只有在通孔内才有镶嵌着金属。其好处是通孔插栓与金属线是相同的材料，所以可以减小由通孔产生电迁移失效的问题。