多功能数字钟电路设计.ppt

1、1、数表的功能要求、基本功能的准确计时、小时、分钟、秒时间用数字表示的时间要求“12次1”、分钟、秒计时要求60进制校准时间扩展功能时序控制伪广播站顶点报时报全部时间触摸报全部时间、2、2、数表电路系统的框图分钟计数器填充60后四舍五入到时间计数器，时间计数器根据“12次1”法则进行计数，计时出错时使用学校时间电路输出校准时间、学校分钟、学校秒，扩展电路只有在主电路正常工作时才能扩展功能，3，3周、周、主电路的设计和安装，主电路是功能组件或单位电路设计此类电路或选择零件时，请尽量使用所有功能部件使用TTL集成电路或CMOS集成电路等相同类型的设备。整个系统中使用的设备类型应尽可能少。以下是每个功能部件和单位电路设计的说明。4，1。振荡器的设计，振荡器是数字时钟的核心。振荡器的稳定性和频率的精度决定了数字时钟计时的准确度，通常用修正修正来构成振荡器电路。一般来说，振荡器的频率越高，计时准确度越高。电子时钟集成电路(例如5C702)的晶体振荡器电路经常在32768Hz时选择，因为内部有15级2分裂集成电路，1Hz的标准脉冲，5，1。振荡器设计，在精度要求不高的情况下，可以使用由集成逻辑门和RC组成的时钟源振荡器，或者使用由集成电路计时器555和RC组成的多个谐振子。其中振荡频率fo=103Hz，6，2。分频器(频率fo=103 Hz)，6，2。分频器的功能主要包括生成标准秒脉冲信号(例如1kHz的高音频信号和500Hz的低音频信号)所需的2个信号，由于每个1/10分频，3芯片大小集成电路计数器74LS90执行这些功能。三个级联在第一个片的Q0输出频率为500Hz，第二个片的Q3输出为10Hz，第三个片的Q3输出为1Hz，7，3 .时间/秒计数器分别为模块M=60的计数器为00-01-58-59-00.列计数器为74LS92，位计数器为74LS90，级联模块M=60的计数器是12次1的特殊计数器。也就是说，如果数字时钟运行到12点59分59秒，则秒单位计数器重新输入1秒脉冲时，数字时钟自动显示为01点00分00秒，为了日常生活中习惯使用的计时规律，必须使用74LS191和74LS74。本章第3段，8，4段。学校时间电路的设计要求在数表开机或计时出错时修改时间(或校准时)，普通电子时钟具有小时、分钟、秒等学校时间功能，使电路变得简单。在这里，只有分钟和时间学校时，对学校时间电路的要求是，在不影响时间校准时分钟和秒的正常计数校准情况下，不影响秒和时间的正常计数校准情况下，“快学校时间”和“慢学校时间”的两个“快学校时间”通过开关控制，允许测量者手动对“慢学校时间”产生单个脉冲如果S1是学校“分割”控制开关，S2是“时间”控制开关，学校时间脉冲是分布器输出的1Hz脉冲，学校时间脉冲是由单脉冲发生器(参见部分4、5)提供的，则可以执行“慢学校时间”。请注意，学校时间电路与非文字组合的逻辑电路、开关S1或S2为“0”或“1”时会发生抖动，电容器C1、C2可以缓解抖动。必要时抖动开关电路(参见第2章第3节)、9，5。主电路的安装，由方块图组成的方块图，根据信号的流动分层安装和级联。其中，每个级别可以构成模拟时钟的每个功能电路，如果级联时定时不同步，或者峰值脉冲干扰导致逻辑混乱，则可以添加多级别逻辑网关以实现延迟时间。显示字符变化非常快时，模糊，可能是由于电源电流的跳跃引起的，也可能发生在集成电路设备的电源vcb端，通常使用与0.01 最后，绘制满足设计要求的完整逻辑电路图。例如，如果实验设备受到限制，其中秒计数器的位和时间计数器的10位可以使用发光二极管去除两个解码器和两个数字显示器，除振动和解码显示部分外，其他功能可以通过GAL16V8来实现。10，4，功能扩展电路设计，时序控制电路设计仿无线电定时电路设计触摸报全时间电路设计，时序控制电路设计，仿无线电定时电路设计，全时间电路设计，触摸报全时间电路设计，11，1。时序控制电路设计，在指定时刻数字时钟信号或驱动音频电路“噪声时间”；或者打开或关闭装置的电源“控制”。无论是调情还是控制，时间都要准确。也就是说，信号的开始时间和持续时间必须满足规定的要求。让他们在上午7点59分发出一分钟的市内信号。7:59对应的数字计数器的状态为(Q3Q2Q1Q0)H1=0111，第10个计数器的状态为(Q3Q2Q1Q0)M2=0101，第1位计数器的状态为(Q3Q2Q1Q0)M1=1001。如果将上述计数器输出到“1”的所有输出端与门电路一起控制音频电路，则可以使声音电路在1分钟(8点)到7点59分响。12，1。时序控制电路的设计实现了用&符号自下而上表示的逻辑功能时，可以使z成为布尔代数变换。也就是说，如图所示，上午7点59分，声音电路的晶体管传导，扬声器发出1kHz的声音。持续1到8点的晶体管停止了电路，因为输入端为“0”。13，2。仿真广播站定时电路设计，仿真广播站定时时间电路的功能要求如下。每当数字时钟计时准时接近时，就会发出声音；通常按4低音1高音的顺序发出断断续续的声音。以最后高音结束的瞬间为准。将59分51秒、53秒、55秒、57秒和最后一个高音(大约500Hz)分别设置为59分59秒到1秒。桌子是14，2。可以得到仿无线电定时电路设计，这里使用TTL和非网关，使用其他设备的时候时间电路更简单。15，3。看整个时间电路的设计，整个时间电路的功能是，只要数字时钟符合整个时间计时，就发出声音，几点发出声音。实现此功能的电路主要包括以下部分：减法计数器完成发出几次声音的功能。在时间计数器的整个点上执行减法计算，直至为零。编码器根据“12次1”编码要求将时间计数器的5个输出端Q4、Q3、Q2、Q1、Q0转换为减法计数器的4个输入端D3、D2、D1、D0所需的BCD代码。逻辑控制电路控制减法计数器的明确“0”和数字。控制音频电路的输入信号。16，3。报告整个时间电路-减法计数器，减法计数器选择74LS191，每个控制团运行为：CPA运行为减法计数脉冲，音频电路的控制脉冲。，17，3。信号全时间电路-编码器，编码器为5变量卡诺图，18，3。信号全时间电路-d触发器74LS74和由多级和非文字组成的逻辑控制电路，如果特定的全点不正确，则逻辑控制电路的和非空延迟不足，从而导致竞争冒险现象，可以通过非空或访问少量适当地过滤。19，4。触摸点全时间电路设计、夜间等部分情况下，直接查看显示时间不方便，希望数码手表具有触摸时间功能。也就是说，通过触摸钟面的末端，可以报告当时的全部时间。根据功能要求，基于图5.5.8所示的电路添加触发脉冲控制电路或将图5.5.8所示电路的自动定时更改为触摸时间电路并不难。产生触摸控制脉冲的电路包括第2章所述的单脉冲发生器、555集成电路计时器、单稳定触发器等。20，5，设计工作，给定主要设备74LS004，74LS902，2个74LS03(OC)，74LS922，74LS042，74LS932，74LS202，74 ls 202可编程逻辑设备- GAL16V83片。为了节省设备，功能要求，基本功能用数字表示小时、分钟、秒时间，其中，秒1位和时间10位都用发光二极管表示，指示灯用“1”亮，指示灯用“0”关。时间计数器的计时要求为“12号1”，但是不要直接使用图5.5.5中所示的电路，应使用其他方案设计“12号1”电路。要求手动快速的学校时间，快速的学校点或慢的学校时间，慢的学校点。扩展功能(尽可能不等于以前的电路)时序控制，时间定制；仿收音机准时，触摸报纸总时间或自动总时间。任务：1000Hz振荡和1Hz信号分频。21，5，设计工作-设计阶段和要求，数字时钟电路框图，需要同时实施电路的基本功能和扩展功能，使用较少的设备，成本低；各单元电路的设计和安装，布线整齐，需要美观，便于级联和调试；在满足基本功能和扩展功能要求的同时，测试数字时钟系统的逻辑功能。绘制数字时钟系统的整体机械逻辑电路图。编写设计实验报告。22、实验和测试问题，5.5.1你设计的数字时钟电路：标准秒脉冲信号是如何产生的？振荡器的稳定性是多少？学校时间电路在学校关闭或断开的时候有干扰脉冲吗？如何清除？电路调试中有“竞争冒险”现象吗？如何采取措施消除？5.5.2图5.5.6所示的市内电路为什么采用OC语句？驱动音频电路的和非门为什么使用2级？如果使用OC语句实现时间显示电路功能(如5.5.3图5.5.7所示)，那么如何设计电路？5.5.4图5.5.8所示的整个时间电路中，二电平逆变器G3和G4的作用是什么？如果不接受这两级逆变器，会发生什么现象？怎么了？如果5.5.5小时计数器是24进制计数器，那么如何设计回路？画设计的电路图。5.5.6设计了无线电自动校时电路，该电路在数字时钟计时接近