第一、二节--1.时序逻辑电路.ppt

时序逻辑电路,时序逻辑电路的分析寄存器,第一节时序逻辑电路的分析,一、时序电路的特点和分类,1时序电路的特点在数字逻辑电路中，任一时刻的稳定输出信号，不仅取决于该时刻电路的输入信号，而且还取决于电路原来的状态，这样的数字电路为时序逻辑电路。时序逻辑电路中必须含有存储电路，由它将某一时刻之前的状态保存下来。存储电路（记忆电路）一般由触发器构成。时序电路在结构上有两个特点：时序电路包含组合电路和存储电路两部分,2时序电路的结构框图,X（x1,x2,xn）外部输入信号Z（z1,z2,zm）为电路输出信号W（w1,w2,wj）为存储电路的输入Q(q1,q2,qk)为存储电路的输出,输出方程：Z=F1（X，Qn）组合电路输出方程驱动方程：W=F2（X，Qn）触发器的输入方程状态方程：Qn+1=F3（W，Qn）存储电路的次态Qn+1与其输入信号W及现态Qn之间关系,（1）依据时钟分：l同步时序电路，电路中的触发器具有同一个时钟信号l异步时序电路，电路中触发器的时钟信号不同（2）依据输出信号特点分：l在时序电路中，电路的输出仅仅与触发器的现态Qn有关，这一类电路称为摩尔型时序电路。l在时序电路中，电路的输出不仅与触发器的现态Qn有关，而且与输入信号X有关，这一类电路称为米里型时序电路。,3时序电路分类,二、时序电路的分析方法：,写方程：由时序电路写出时钟方程，输出方程，驱动方程。求状态方程：将驱动方程代入触发器的特性方程。列状态转换表，画状态转换图与时序图。用文字综合说明逻辑功能。,时序电路的分析就是根据已知的时序电路，求出电路所实现的逻辑功能，从而了解它的用途的过程。其具体步骤如下：,步骤流程:,例一分析下图电路逻辑功能,解：电路由组合电路与存储电路（二个JK触发器）组成。,1写方程,（1）时钟方程：CP1=CP0=CP,（2）输出方程：,输出Z与输入X有关，是米里型时序电路。,两个JK触发器由同一个时钟方程控制，故为同步时序电路,（3）驱动方程：,JK特性方程：,（CP的下降沿有效CP=10）,将驱动方程代入状态方程：,2求状态方程：,输出方程：,3状态转换表,状态图：,X=0时：Q1Q0，00011011,Z=1产生一个1输出,X=1时：Q1Q0，00111001,时序图：初态Q1Q0=00,4逻辑功能分析,X=0时：每来一个时钟脉冲CP计数器加1。,Z=10为进位信号,X=1时：每来一个时钟脉冲CP计数器减1。,Z=10为借位信号,故：该电路是一个两位二进制可逆（加减）计数器。,例二分析下图所示时序电路,解：电路由组合电路与存储电路（二个JK触发器）组成,1写方程,（1）时钟方程：CP1=CP0=CP,两个JK触发器由同一个时钟方程控制，故为同步时序电路,（2）输出方程：,输出Z与输入X无关，是莫尔型时序电路。,3）驱动方程：,驱动方程：,2求状态方程：,JK特性方程：,（CP=10有效），,将驱动方程代入状态方程：,输出方程：,由状态方程和输出方程可得状态转换表,状态方程：,输出方程：,3状态转换表,将输入和现态代入状态方程和输出方程可得次态和输出见右表,由状态转换表可得状态转换图,X=0时：Q1Q0，00011011,Z=0产生一个0输出,X=1时：Q1Q0，00111001,时序图：初态Q1Q0=00,4逻辑功能分析,X=0时：每来一个时钟脉冲CP计数器加1。,Z=01为进位信号,X=1时：每来一个时钟脉冲CP计数器减1。,Z=10为借位信号,故：该电路是一个两位二进制可逆（加减）计数器。,第二节寄存器,一、数码寄存器,数码寄存器是具有接收数码、存储数码功能的时序逻辑部件。寄存器是由触发器组成的，一个触发器可以存放一位二进制数码，所以一个触发器就是一位寄存器。n位寄存器则要用n个触发器。,下图电路为四位数码寄存器，,图示寄存器的各个触发器的输入输出端是相互独立的，只能存放数码。,电路接收数码时各位数码是同时输入的，而各位输出数码也是同时取出的，因此称为并行输入、并行输出寄存器。例：D3D2D1D0=1101CP=01间接收数据，且Q3Q2Q1Q0=1101CP=0，1，10；Q3Q2Q1Q0保持数据不变（寄存）,状态方程为：,二、移位寄存器,1左移移位寄存器,每个触发器的端输出接到相邻高位（左边一位）触发器的输入端D，即Dii1，只有一个触发器输入端接数码DSL在接收数码前，先用一个负脉冲（又称清零脉冲或复位脉冲）把所有的触发器都置为0状态（简称清零或复位）。,为了分析方便，以下我们都用表示时序电路的现态，n+1表示时序电路的次态。,状态方程为：,CP上升沿有效,DSL=1011工作时先清零Cr=0，Q4Q3Q2Q1=0000,显然：当4个CP上升沿到来后，寄存器并行输出Q4Q3Q2Q1=1011，Q4作为串行输出，第8个CP上升沿到来后，输出1011,0,0,0,0,1,0,1,1,0,1,1,1,0,1,2右移寄存器,图示为右移移位寄存器逻辑图。数据由D4端输入，各触发器之间的连接方式为Di=i1，数码是由低位到高位依次送入寄存器。,状态方程为：,CP上升沿有效,DSR=1011工作时先清零Cr=0，Q4Q3Q2Q1=0000,显然：当4个CP上升沿到来后，寄存器并行输出Q1Q2Q3Q4=1011，Q1作为串行输出，第8个CP上升沿到来后，输出1011,3双向移位寄存器,由D触发器和与或非门构成的双向移位寄存器。X是移位方向控制端。DSR为右移串行输入端，DSL为左移串行输入端。,各触发器的驱动方程为：,CP上升沿有效,各触发器的驱动方程为：,X=1时，则D1DSL，D21，D32，D43，表明左移数据DSL由D1进入触发器，其它输入具有Dii1的关系，状态方程：,所以数据DSL在移位脉冲CP作用下，进行左移。电路实现左移功能,X=0时，则D12，D23，D34，D4DSR，表明左移数据DSR由D4进入触发器，其它输入具有Dii1的关系，状态方程：,所以数据DSR在移位脉冲CP作用下，进行右移。电路实现右移功能,X=1时，电路实现左移功能X=0时，电路实现右移功能该寄存器能并行输出，也能串行输出。,4集成四位双向移位寄存器74LS194,中规模集成四位