计算机组成技术第6章

第6章存储系统、6.1存储分类和性能评估6.2存储访问的本地原理和分层存储系统6.3半导体存储6.4基本存储6.5高速缓冲存储缓存、第6章存储系统、6.1存储分类和性能评估、6.1.1存储分类、每个处理器是否直接访问、主存储电源和次存储电源关闭后信息是否丢失、易失性和非易失性内存。按支持的访问类型分为读/写存储和只读存储ROM。根据访问方式，它可以分为按地址访问的存储、按内容访问的存储CAM、从指定位置访问的存储等。堆栈、第6章存储系统、6.1内存分类和性能评价、6.1.1内存分类、实现介质特定内存、半导体内存、磁表面内存、磁盘内存和铁电内存等连接内存也称为连接内存。存储可以分为随机访问内存RAM和顺序访问内存，具体取决于访问周期是否相等。所有半导体存储器都是随机存取存储器所有磁表面和光存储通常由多个存储芯片组成，包括非易失性存储器、第6章存储系统、6.1存储分类和性能评估、6.1.1存储分类、容量速度成本和一个存储系统。存储芯片的规格由存储设备数存储单词长度表示。例如，1K 616en1表示具有1024个存储设备的存储字符长度为1的存储芯片，2K 616en4表示具有2048个存储设备的存储字符长度为4的存储芯片。6.1.2存储的性能评估，常用单位包括兆字节或千字节KB，第6章存储系统，6.1存储的分类和性能评估，容量速度成本，Ta是从读/写存储开始到存储发出完成信号之间的时间间隔。Tc是从一个读/写/存储操作开始到下一个存储操作开始的最小时间间隔。Tc ta。内存带宽是每秒传输的二进制位数。例如，如果一个存储芯片的Tc=100ns，并且每个访问周期可以读取和写入16位，则该存储的带宽=16b/100ns=160Mb/s。提高内存带宽是计算机配置设计的重点。6.1.2存储的性能评估、访问时间Ta、访问周期Tc和存储带宽、第6章存储系统、6.1存储的分类和性能评估、容量速度成本、6.1.2存储的性能评估，以及存储系统的总拥有成本和每存储位成本(也称为价格)。前者表示构成整个计算机存储系统的所有存储设备和相关设备的总购买成本。后者等于存储芯片的容量(位)除以存储芯片的价格。第6章存储系统、6.1存储分类和性能评估6.2存储访问的本地原理和分层存储系统、6.2.1存储访问的本地原则、处理器访问主存储的统计结果、指令或数据访问的存储单元倾向于聚集到相对较小的连续存储单元区域。这种现象称为内存访问的本地原理。第6章存储系统、6.2存储访问的本地原理和分层存储系统、6.2.1存储访问的本地原理、访问本地性表示为时间本地和空间本地。时间地域性意味着访问的信息就是现在访问的信息。空间地域性意味着要使用的信息就在正在使用的信息旁边。程序在一段时间内访问的主存储空间的范围称为程序的工作集。在大多数程序中，工作集变化很慢，有时不变。第6章存储系统、6.2存储访问的本地原则和分层存储系统、6.2.1存储访问的本地原则，一般来说，用户对存储系统的要求是相同的。大容量、快速、经济实惠。在现有存储过程技术级别，上述要求未得到满足。容量大的存储通常比容量小的存储速度慢。快速存储通常比价格慢的存储贵。，第6.2.2层存储系统，第6章存储系统需要利用存储访问的本地原理，选择容量、速度和价格不同的存储来构建单层存储系统。最近经常访问的信息的一小部分存储在速度快、容量小的存储中，所有这些信息存储在速度慢、容量大的存储中。6.2.2层存储系统、6章存储系统和计算机存储系统层中最重要的两层是使用高速缓冲存储的“缓存主存储”层和基于虚拟存储的“主存储辅助存储”层。提高存储系统的等效访问速度，以弥补主存储的速度不足。后者扩展了存储系统的容量。这弥补了主存储容量的不足。从较高级别的存储中检索要访问的信息的6.2.2层存储系统称为命中，否则称为失败或失败。命中率是对分层存储系统中某一级别存储的访问数据在该级别的百分比。第6章存储系统，其中第1级和第2级存储分别标记为M1和M2。假设M1的命中率h是6.2.2层存储系统，其中，对M1和M2的访问分别由R1和R2测量，此处使用的存储管理策略同时从处理器对M1和M2的访问开始。如果从M1导入了目标数据，访问将结束。否则，不等待目标数据从M2发送到M1，而是直接从M2读取。第6章存储系统、整个存储层的平均访问周期Tc与M1和M2的访问周期TC1和TC2的关系是6.2.2层存储系统，分层存储系统的平均字节价格c是c=(C1 S1 C2 S2)/(S1 S2)表达式中C1和S1分别是M1的单位字节价格和容量，C2和S2分别是M2，第6章存储系统、6.1存储分类和性能评价6.2存储访问的局部性原理和分层存储系统6.3半导体存储，根据存储的信息是否可读/写，半导体存储分为随机访问半导体存储器(RAM)和只读半导体存储器(ROM)。其中RAM是可读和写的。ROM的内容已预先写入，不会因读取而丢失，工作时只能执行读取操作，不能写入新内容。当然，作为半导体存储的他们都是随机访问方式。也就是说，无论单元的地址大小如何，访问任何一个单元的时间都相同。第6章存储系统、6.3半导体内存、6.3.1随机访问半导体内存RAM根据存储原理分为静态随机RAM(SRAM)和动态RAM(DynamicalRAM，DRAM)。前者利用电流的开关特性表示信息0/1，后者利用栅极电容器的电荷表示信息0/1。第6章存储系统，6.3.1随机访问半导体内存ram，1 .SRAM (1)分类和工作原理SRAM中使用的交换机元素(双极和MOS类型)。双极SRAM电路具有较高的驱动能力，交换机速度快，访问周期短，速度快，但成本高，功耗高，主要用于高性能计算机，在小型计算机上使用较少。MOS管道的逻辑符号如右图所示。如果控制端w是高电位，则MOS管传导，即r点与VCC相同。第6章存储系统，6.3.1随机访问半导体内存RAM，1 .SRAM，通常有6个MOS管构成一个存储基元(即存储一个二进制数的电路单元)，如下图所示。图T1、T2构成了双稳态触发器。T3、T4用作阻抗，T5、T6用作存储原语的选择交换机。第6章存储系统，6.3.1随机访问半导体内存RAM，1 .SRAM、(2)SRAM的配置和地址解码位于半导体内存内部，多个存储原语构成存储一个信息单词的存储单元，多个存储单元按行排列，构成一个存储单元阵列。存储芯片包括读/写控制电路、地址解码电路和控制电路。对阵列的访问是通过解码输入的地址针对特定选定存储单元进行的。半导体存储器的地址解码可以通过单解码和双解码两种方式实现。第6章存储系统，6.3.1随机访问半导体内存RAM，1 .SRAM、(2)SRAM的配置和地址解码，单个解码仅使用一个解码电路将地址信号转换为选择信号。此选择信号称为词语选择信号，使用它来选择存储设备。下图是单一解码方式的164位存储芯片的配置结构。第6章存储系统，6.3.1随机访问半导体内存RAM，1。SRAM、(2)SRAM配置和地址解码、双重解码是两个解码电路，分别称为x解码器和y解码器，生成行选择信号和列选择信号，行选择信号和列选择信号均有效的存储设备是选定的存储设备。双解码方式2561位存储芯片的配置结构、第6章存储系统、6.3.1随机访问半导体内存RAM、1。SRAM、SRAM存储芯片的针脚主要为地址信号针脚A0、A1、A2、数据信号针脚D0、D1、D2、芯片选择信号针CS或CE。写命令信号针WE。数据输出允许信号针OE。电源针脚和接地针脚VCC和GND。(3)SRAM的外部功能和读写计时、第6章存储系统、6.3.1随机访问半导体内存RAM、1。SRAM、典型的SRAM包括2114(1K6164位)、6116(2K8位)、6264(8K8位)和62256(32K8位)。第6章存储系统，2114SRAM芯片的读取周期计时如下：切片选择信号CS必须在数据有效之前对tCO时间有效，以便可靠地按时输出数据。这意味着，如果地址有效，则必须在tATCO时刻有效。否则，数据在ta时刻无法可靠地显示在数据线上。第6章存储系统，2114SRAM芯片的写入周期时间为：写周期tWC是对存储芯片连续两次写操作(例如延迟tAW、写时间tW、保留时间tWR等)的最小时间间隔。第6章存储系统，6.3.1随机访问半导体内存RAM，1 .SRAM，2 .DRAM，(1)DRAM分类和工作原理4管动态存储电路单管动态存储电路：由MOS管和电容组成。最常用的写操作：将行设为高电位，然后选择此存储原语。写1的话，填充高水位线电位，电容器c。否则，给标记施加低电位，放电电容器c。读取操作：选择存储原语，然后从比特行检测输出信号。对于高电位，读取1。否则，读取0。第6章存储系统，2 .DRAM、(2)DRAM芯片的配置和读写时序提高了集中度，因此片上存储设备的数量增加了，所需的地址线也相应增加，从而控制成本，封装芯片的大小没有增加，芯片针数也没有增加，因此DRAM芯片地址针数只有地址宽度的一半。为此，访问地址分为行地址和列地址，按顺序发送。因此，芯片内部必须安装行地址锁和列地址锁。添加两个专门控制行和列地址接收的RAS和CAS控制行，以区分地址总线的行和列地址。此外，DRAM不再设置CS针脚，其功能将替换为RAS。第6章存储系统，2。DRAM、(2)DRAM芯片的配置和读写时序，DRAM芯片的针脚主要为地址信号针脚A0、A1、A2、数据信号端号D0，D1，D2，地址选择信号针RAS和CAS。写命令信号针WE。数据输出允许信号针OE。电源针脚和接地针脚VCC和GND。第6章存储系统，2。DRAM，2116DRAM芯片配置，第6章存储系统，2 .DRAM，2116DRAM的读取定时，首先在地址针上提供目标单元行地址，然后发出行地址选择信号RAS=0，将行地址放入行地址锁定装置。然后，向地址端号提供列地址，发出列地址选择信号CAS=0，将列地址放入列地址定位器中。第6章存储系统，2 .DRAM、2116DRAM的写入定时，CAS信号需要列地址和输入数据就绪才能发送。此后，输入数据必须保留一定的时间，才能可靠地记录信息。、第6章存储系统，2 .DRAM，(3)DRAM芯片上的刷新，如果在DRAM芯片工作时未选择某些存储单元，电容器将被隔离，电流泄漏的存在将导致电容的电荷慢慢丢失。为了确保所存储信息的稳定性和准确性，需要以一定的间隔在电容上补充电荷的这个过程称为刷新。典型的刷新间隔为2毫秒。刷新通过读取操作完成。但是，此“读取”不输出数据。“假读”。刷新逐行执行，刷新一行所需的时间称为刷新周期。例如，2116芯片需要在2毫秒内完成128个刷新周期。“刷新”是集中刷新、分布式刷新和异步刷新；集中刷新是指在一段时间内对整个存储单元进行一行刷新，由于正常读/写活动在此期间停止，因此此期间称为dead time(读/写时间)。例如，刷新读/写周期为0.5 s的128128存储矩阵需要128个读周期。刷新间隔2毫秒共有4000个读/写周期，因此前3872个周期用于读/写或保持，最后128个周期(64 ，分布式刷新是指每个存储单元的刷新分布在每个读/写周期中。特别是用于延长原始读/写周期，将新读/写周期分为前后两段，读/写或保留前后段，以及刷新后半段。如果存储单元的读/写周期为0.5 s，则存储单元的读/写周期为1.0 s。分布式刷新可能会降低整个系统的性能，但没有死时间的“刷新”是集中刷新、分布式刷新和异步刷新，异步刷新是前两种方法的组合，以一个刷新间隔均匀地逐行刷新。例如，以2ms/128=15.5s的间隔均匀刷新128行，如下图所示。这样，原来大块的死亡时间分散，有减少死亡时间的效果。“刷新”包括集中式刷新、分布式刷新和异步刷新、第6章存储系统、6.3半导体内存、对6.3.1半导体内存RAM的随机访问、将原始信息写入ROM的过程称为“编程”。根据“编程”方法，ROM可以分为四类：(1)模型ROM掩码、MROM(2)可编程ROM、PROM(3)可擦除ROM、EPROM(4)可电气擦除ROM、EEPROM、6.3.2只读半导体内存ROM也就是说，每个存储原语的信息由制造集成电路的掩码确定，制造完成后不能更改，由基于MOS管的存储二进制文件0的存储基元电路确定。如果存储原语不包含MOS管道，则表示二进制1。MROM的优点是可靠性高、位密度高、访问周期短，设计制造成本高。但是，大批量生产规模的情况下，分配给每个芯片的成本较小，因此更适合于市场份额高的成熟产品。第6章存储系统，(2)可编程ROM、PROM、6.3