基于fpga的数字钟控制器设计1

文献综述基于FPGA的数字钟控制器设计专业电子信息科学与技术摘要本设计为一个多功能的数字钟，具有（1）时、分、秒计数显示功能，以24小时循环计时；（2）设计千分频产生1HZ的时钟源；（3）具有清零、调节小时、分钟、整点报时和闹铃功能。本设计采用EDA技术，利用硬件描述语言VHDL为系统逻辑描述手段设计文件，以QUARTUSII软件为设计平台，进行基于FPGA的数字时钟电路的方案设计、程序设计输入、编译和仿真等操作。该时钟由控制模块、数据译码模块、计时模块、数据译码模块、显示以及报时模块组成，在FPGA可编程逻辑器件上测试系统达到设计要求的各项功能。关键词数字时钟；EDA；VHDL；FPGA；可编程逻辑器件四川理工学院毕业设计（论文）文献综述基于FPGA的数字钟控制器设计学生史凯学号10210517专业电子信息科学与技术班级电科201指导教师徐金龙四川理工学院自动化与电子信息学院二O一四年三月DESIGNOFDIGITALCLOCKCONTROLLERBASEDONFPGASHIKAISICHUANUNIVERSITYOFSCIENCEANDENGINEERING,ZIGONG,CHINA,643000ABSTRACTTHEDESIGNFORAMULTIFUNCTIONALDIGITALCLOCK,WITH1,MINUTES,SECONDSCOUNTDISPLAY,WITH24HOURCYCLETIME2THEDESIGNOFTHOUSANDSOFFREQUENCY1HZCLOCKSOURCE3WITHCLEAR,ADJUSTHOURS,MINUTES,THEWHOLEPOINTOFTIMEANDALARMFUNCTIONSTHISDESIGNUSESTHEEDATECHNOLOGY,THEUSEOFHARDWAREDESCRIPTIONLANGUAGEVHDLTODESCRIBEDESIGNDOCUMENTSINTHESYSTEMLOGIC,WITHQUARTUSIISOFTWARE,DIGITALCLOCKCIRCUITFPGADESIGN,PROGRAMDESIGNINPUT,COMPILEANDSIMULATIONBASEDONOPERATIONTHECLOCKINTHECONTROLMODULE,DATADECODINGMODULE,TIMINGMODULE,DATADECODINGMODULE,DISPLAYANDBROADCASTMODULE,PROGRAMMABLELOGICDEVICETESTSYSTEMTOACHIEVETHEVARIOUSFUNCTIONSOFTHEDESIGNREQUIREMENTSINFPGAKEYWORDSDIGITALCLOCKEDAVHDLFPGAPROGRAMMABLELOGICDEVICE目录第1章引言111选题背景1111EDA技术的相关发展2112课题研究的意义312毕业设计内容513本章小结5第二章FPGA简介621FPGA概述6211什么是可编程逻辑器件6212工作原理622FPGA基本结构723FPGA系统设计流程924本章小结10第三章数字钟的整体设计方案1131数字钟的构成1132数字钟的工作原理1233本章小结12第四章单元电路设计1341计时模块13411秒计数器模块13412分计数器模块14413时计数器模块1642LED动态显示扫描模块1843LED显示译码模块20第1章引言随着科学技术的发展进步，信息产品在日常生活中得到了广泛使用，而且产品的功能日益强大，复杂程度也越来越高，更新换代越来越快，现代电子产品有力的推动了社会生产力的发展和社会信息化程度的提高，尤其钟表的数字化给人们的生产生活带来了极大地便利，大大扩展了钟表原先只具有报时功能的缺点，研究数字时钟及扩大其应用，传统的时钟已不能满足人们的需要，所以研究数字化电子时钟有着非常重要的现实意义11选题背景近年来，随着我国科技的不断发展，我国经济发展的支柱产业电子产业获得长足发展，近年来各种电子产品琳琅满目，随处可见，随着电子产品的更新速度的加快，各种功能强大，款式新颖的电子产品不断问世。电子时钟便是这一发展趋势中的代表，各种功能的电子时钟应有尽有，且功能不断更新。数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。尽管目前市场上已有现成的数字钟集成电路芯片出售，价格便宜、使用也方便，但鉴于单片机的定时器功能也可以完成数字钟电路的设计，因此进行数字钟的设计是必要的。在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来培养我们的综合分析和设计电路，写程序、调试电路的能力。一寸光阴一寸金，寸金难买寸光阴。从古至今，时间是人们生活中不可缺少的重要伴侣。如果没有时间的概念，社会将停滞不前。从古代的圭表、水漏，到后来的机械钟表以及当今的电子钟，都充分显现出了时间的重要。因此利用当今先进的科技致力于电子钟的研究将能更好的服务于人们的生活。电子钟主要是利用现代电子技术将时钟电子化、数字化。与传统的机械钟相比，具有时钟精确、显示直观、无机械传动装置等优点，因而得到广泛应用。另外，在生活和工农业生产中，人们对电子钟的功能又提出了诸多要求报时、闹钟、日历、温度显示，这就需要电子时钟的多功能性。从FPGA电子时钟近年的发展趋势来看，正朝着多层次用户、多品种、多规格、高精度、小体积、低能耗等方面发展。在这种趋势下，时钟的数字化，智能化已经成为现代时钟生产研究的主导设计方向。带有时钟功能的电子产品和电子设备进年来广泛地出现在国内外市场中。例如奥运会倒计时显示屏、铁路安全显示屏、生产线看板、体育比赛记时屏、大型室外高亮度时钟等，这类产品覆盖银行、医院、地铁车站、体育运动、电视台、监控系统、高大建筑物等行业。作为一种人机接口方式，语音比LCD，鼠标键盘等设备更易于使用。而在设计里加上语音提示、音乐或者其他语音功能，还使得设计显得既人性化又有趣，不但能提高开发者的兴趣和积极性，同时也能让设计作品与众不同，从而得到了各界领域的广泛应用所以对语音的研究有很大的实际意义。本节将从FPGA嵌入式应用开发技术与数字钟技术发展的客观实际出发，通过对该技术发展状况的了解及课题本身的需要，指出研究基于FPGA的芯片系统与设计数字钟的设计与实现的必要性111EDA技术的相关发展EDA是电子设计自动化（ELECTRONICDESIGNAUTOMATION）的缩写，在20世纪60年代中期从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。EDA技术的概念EDA技术是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。112课题研究的意义人们很早以前便有了时间的概念，并发明了一系列技术装置，三千多年前，我国祖先最早发明了用土和石片刻制成的“土圭”和“日规”两种计时器，成为世界上最早发明计时器的国家之一，可见时钟的重要性，现在更是一个注重时间的社会，所以研究数字时钟能够给人们带来极大的便利，对时钟的数字化研究有利于人们更准确的了解时间，更有条不紊的完成工作，智能化数字时钟的研究对丰富人们的生活具有重要意义。近些年，随着科技的发展和社会的进步，人们对数字钟的要求也越来越高，传统的时钟已不能满足人们的需求。多功能数字钟不管在性能还是在样式上都发生了质的变化，有电子闹钟、数字闹钟等等。时间的宝贵是个亘古不变的真理，然而工作的忙碌性和繁杂性很容易让人忘记当前的时间或是工作中不能及时方便地知晓时间。交通上，火车汽车要准时到达，航班要准时起飞；在日常生活中，学校要求上学准时，公司召开的会议要求参加准时，重要约会要求到达准时；在工业生产中，许多工作环节都规定了精准的时间、间隔以及次序。所以说，随时准确地知道时间并且利用时间是学习、工作、生活的必要要求。FPGA是一种集成电路芯片，它将各种功能集成到一块硅片上并且内含完善的微型计算机系统。FPGA的优点有集成度高、功能强、可靠性高、体积小、功耗低、使用方便、价格低廉等，所以本设计讨论的电子时钟系统就是利用FPGA制成。电子时钟与机械时钟相比具有很多优越性，首先，其主要特点是直观性，电子时钟可以通过数字显示反映出当前的时间。其次在使用寿命方面，因为电子钟不是机械驱动，所以使用寿命更长。然后在准确度方面，由于应用了电子集成电路和石英晶体振荡器，数字时钟的精准度远远超过了老式石英钟的石英机芯驱动。最后，电子时钟还能大大扩展老式钟表的功能，在准确显示时间得基础上，还可借助FPGA实现诸如闹铃、定时、自动报警等功能。电子时钟的意义不仅仅在于反应时间本身，这个时间系统还可以当做一个单位模块应用于其他设备中，比如定时广播、定时开关烤箱、定时关闭路灯，以及其他各种定时电气的自动启用等设备，都是内嵌了电子时钟而实现其时间功能的。因此，研究电字时钟及其拓展电路的应用，将会对以后研究其他自动化设备产生积极意义随着现场可编程门阵列（FPGA）的出现，电子系统向集成化，大规模和高速度等方向发展的趋势更加明显，FPGA是特殊的ASIC芯片，ASIC是专用的系统集成电路，是一种带有逻辑处理的加速处理器，FPGA与其他的ASIC芯片相比，它具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检测等优点，故利用FPGA这一新技术手段俩研究电子钟具有重要意义。12毕业设计内容本设计为一个多功能的数字钟，具有（1）时、分、秒计数显示功能，以24小时循环计时；（2）设计千分频产生1HZ的时钟源；（3）具有清零、调节小时、分钟、整点报时和闹铃功能，使用FPGA进行编程和仿真。13本章小结本章主要介绍了课题背景、设计任务和课题意义，对相关技术的发展作了简要叙述，也对本系统的应用及概况进行了说明。第二章FPGA简介21FPGA概述FPGAFIELDPROGRAMMABLEGATEARRAY现场可编程逻辑门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路ASIC领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。它是当今数字系统设计的主要硬件平台，其主要特点就是完全由用户通过软件进行配置和编程，从而完成某种特定的功能，且可以反复擦写。在修改和升级时，不需额外地改变PCB电路板，只是在计算机上修改和更新程序，使硬件设计工作成为软件开发工作，缩短了系统设计的周期，提高了实现的灵活性并降低了成本。211什么是可编程逻辑器件在数字电子系统领域，存在三种基本的器件类型存储器、微处理器和逻辑器件。存储器用来存储随机信息，如数据表或数据库的内容。微处理器执行软件指令来完成范围广泛的任务，如运行字处理程序或视频游戏。逻辑器件提供特定的功能，包括器件与器件间的接口、数据通信、信号处理、数据显示、定时和控制操作、以及系统运行所需要的所有其它功能。逻辑器件又分为固定逻辑和可编程逻辑，固定逻辑是器件复杂性不同，从设计、原型到最终生产，当应用发生变化时就要从头设计，可编程逻辑器件较固定的优点就在于当应用发生变化和器件工作不合适时不用从头设计，直接从新编写逻辑器件后就可以了，这样就节省了前期的开发费用和周期。212工作原理FPGA采用了逻辑单元阵列LCA（LOGICCELLARRAY）这样一个概念，内部包括可配置逻辑模块CLB（CONFIGURABLELOGICBLOCK）、输入输出模块IOB（INPUTOUTPUTBLOCK）和内部连线（INTERCONNECT）三个部分。现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。FPGA利用小型查找表（161RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。22FPGA基本结构FPGA一般由3种可编程电路和一个用于存放编程数据的静态存储器SRAM组成。这3种可编程电路是可编程逻辑模块（CLBCONFIGURABLELOGICBLOCK）、输入/输出模块（IOBI/OBLOCK）和互连资源（IRINTERCONNECTRESOURCE）。可编程逻辑模块CLB是实现逻辑功能的基本单元，它们通常规则的排列成一个阵列，散布于整个芯片；可编程输入/输出模块（IOB）主要完成芯片上的逻辑与外部封装脚的接口，它通常排列在芯片的四周；可编程互连资源包括各种长度的连接线段和一些可编程连接开关，它们将各个CLB之间或CLB、IOB之间以及IOB之间连接起来，构成特定功能的电路。1CLB是FPGA的主要组成部分。图21是CLB基本结构框图，它主要由逻辑函数发生器、触发器、数据选择器等电路组成。CLB中3个逻辑函数发生器分别是G、F和H，相应的输出是G、F和H。G有4个输入变量G1、G2、G3和G4；F也有4个输入变量F1、F2、F3和F4。这两个函数发生器是完全独立的，均可以实现4输入变量的任意组合逻辑函数。逻辑函数发生器H有3个输入信号；前两个是函数发生器的输出G和F，而另一个输入信号是来自信号变换电路的输出H1。这个函数发生器能实现3输入变量的各种组合函数。这3个函数发生器结合起来，可实现多达9变量的逻辑函数。CLB中有许多不同规格的数据选择器（四选一、二选一等），通过对CLB内部数据选择器的编程，逻辑函数发生器G、F和H的输出可以连接到CLB输出端X或Y，并用来选择触发器的激励输入信号、时钟有效边沿、时钟使能信号以及输出信号。这些数据选择器的地址控制信号均由编程信息提供，从而实现所需的电路结构。CLB中的逻辑函数发生器F和G均为查找表结构，其工作原理类似于ROM。F和G的输入等效于ROM的地址码，通过查找ROM中的地址表可以得到相应的组合逻辑函数输出。另一方面，逻辑函数发生器F和G还可以作为器件内高速RAM或小的可读写存储器使用，它由信号变换电路控制。CLBCLBCLBCLBCLBCLBBCLBCLBCLBCLBCLBCLBCLBCLBCLBBCLBCLBCLB可编程开关矩输入输出模块互连资源图21CLB基本结构2输入/输出模块IOB。IOB提供了器件引脚和内部逻辑阵列之间的连接。它主要由输入触发器、输入缓冲器和输出触发/锁存器、输出缓冲器组成。每个IOB控制一个引脚，它们可被配置为输入、输出或双向I/O功能。当IOB控制的引脚被定义为输入时，通过该引脚的输入信号先送入输入缓冲器。缓冲器的输出分成两路一路可以直接送到MUX，另一路经延时几纳秒（或者不延时）送到输入通路D触发器，再送到数据选择器。通过编程给数据选择器不同的控制信息，确定送至CLB阵列的I1和I2是来自输入缓冲器，还是来自触发器。当IOB控制的引脚被定义为输出时，CLB阵列的输出信号OUT也可以有两条传输途径一条是直接经MUX送至输出缓冲器，另一条是先存入输出通路D触发器，再送至输出缓冲器。IOB输出端配有两只MOS管，它们的栅极均可编程，使MOS管导通或截止，分别经上拉电阻接通VCC、地线或者不接通，用以改善输出波形和负载能力。3可编程互连资源IR。可编程互连资源IR可以将FPGA内部的CLB和CLB之间、CLB和IOB之间连接起来，构成各种具有复杂功能的系统。IR主要由许多金属线段构成，这些金属线段带有可编程开关，通过自动布线实现各种电路的连接。23FPGA系统设计流程一般说来，一个比较大的完整的项目应该采用层次化的描述方法分为几个较大的模块，定义好各功能模块之间的接口，然后各个模块再细分去具体实现，这就是TOPDOWN（自顶向下）的设计方法。目前这种高层次的设计方法已被广泛采用。高层次设计只是定义系统的行为特征，可以不涉及实现工艺，因此还可以在厂家综合库的支持下，利用综合优化工具将高层次描述转换成针对某种工艺优化的网络表，使工艺转化变得轻而易举。CPLD/FPGA系统设计的工作流程如图22所示。系统划分错误未找到引用源。编译器错误未找到引用源。代码级功能仿真错误未找到引用源。综合器错误未找到引用源。适配前时序仿真错误未找到引用源。适配器错误未找到引用源。CPLD/FPGA实现适配后仿真模型错误未找到引用源。适配后时序仿真适配报告错误未找到引用源。ASIC实现VHDL代码或图形方式输入错误未找到引用源。仿真综合库器件编程文件错误未找到引用源。图22CPLD/FPGA系统设计流程流程说明1工程师按照“自顶向下”的设计方法进行系统划分。2输入VHDL代码，这是设计中最为普遍的输入方式。此外，还可以采用图形输入方式（框图、状态图等），这种输入方式具有直观、容易理解的优点。3将以上的设计输入编译成标准的VHDL文件。4进行代码级的功能仿真，主要是检验系统功能设计的正确性。这一步骤适用于大型设计，因为对于大型设计来说，在综合前对源代码仿真，就可以大大减少设计重复的次数和时间。一般情况下，这一仿真步骤可略去。5利用综合器对VHDL源代码进行综合优化处理，生成门级描述的网络表文件，这是将高层次描述转化为硬件电路的关键步骤。综合优化是针对ASIC芯片供应商的某一产品系列进行的，所以综合的过程要在相应的厂家综合库的支持下才能完成。6利用产生的网络表文件进行适配前的时序仿真，仿真过程不涉及具体器件的硬件特性，是较为粗略的。一般的设计，也可略去这一步骤。7利用适配器将综合后的网络表文件针对某一具体的目标器件进行逻辑映射操作，包括底层器件配置、逻辑分割、逻辑优化和布局布线。8在适配完成后，产生多项设计结果（A）适配报告，包括芯片内部资源利用情况，设计的布尔方程描述情况等；（B）适配后的仿真模型；（C）器件编程文件。根据适配后的仿真模型，可以进行适配后时序仿真，因为已经得到器件的实际硬件特性（如时延特性），所以仿真结果能比较精确的预期未来芯片的实际性能。如果仿真结果达不到设计要求，就修改VHDL源代码或选择不同速度和品质的器件，直至满足设计要求。最后将适配器产生的器件编程文件通过编程器或下载电缆载入到目标芯片CPLD/FPGA中。24本章小结本章主要介绍了PFGA的基本结构、设计流程和工作原理，也对软件的工作环境进行了详细说明第三章数字钟的整体设计方案31数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图31所示为数字钟的一般构成框图。译码驱动译码驱动译码驱动译码驱动译码驱动译码驱动时十位计数时个位计数分十位计数分个位计数秒十位计数秒个位计数校时控制电路校分控制电路分频器电路分频器电路晶体振荡器电路1HZ图31数字钟的组成框图晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Z的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路分频器电路将32768Z的高频方波信号经32768（152）次分频后得到1HZ的方波信号供秒计数器进行计数。分频器实际上也就是计数器。时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为6