EDA闹钟课程设计_第1页
EDA闹钟课程设计_第2页
EDA闹钟课程设计_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、eda闹钟课程设计 燕山大学 课 程 设 计 说 明 书 题目： 闹钟 学院（系）： 电气工程学院 年级专业： 08级检测2班 学 号： 学生姓名： 指导教师 教师职称： 实验师、实验师 燕山大学课程设计（论文）任务书 院（系）：电气工程学院 基层教学单位：电子实验中心 学 号 设计题目 设 计 技 术 参 数 设 计 要 求 采用2个静态数码管显示时间 用蜂鸣器发出提示音 采用拨码开关定时 0801030xxxx年 03 月 17 日 目录 一、 设计说明 1.1 设计思路 1.2 模块介绍 1.3 真值表 二、 原理图 三、 波形仿真图 四、 管脚锁定及硬件连线 五、 总结 六、 参考文献

2、 一 、设计说明 1.1、设计要求 1、设计简易的一分钟闹钟； 2、可手动输入定时时间（059s），如30s； 3、两个动态数码管上跟踪显示时间的变化：如30，29，28?到了指定时间蜂鸣器发出5s的提示音； 4、采用2个动态数码管显示时间； 5、用蜂鸣器发出提示音； 6、拨码开关设置定时时间。 1.2、设计思路 根据上述的设计要求，整个系统大致包括如下几个组成部分：它包括以下几个组成部分： 1、显示屏，由2个七段动态数码管组成，用于显示当前设置的闹钟时间并进行跟踪显示； 2、6个拨码开关，用于输入闹钟时间； 3、复位键，确定新的闹钟时间设置，或显示已设置的闹钟时间； 4、蜂鸣器，在当前时钟时间与闹钟时间相同时，发出报警声。 1.2 模块介绍 模块一 模块一如上图是由两个74190十进制计数器构成。将下面的74160计数器的输出端rcon 与上边的clk相连，使上面的74190的a、b、c、d输入端为十位，下面计数器a1、b1、c1、d1为个位，将两计数器的置位端ldn连在一起形成同步置位，最后构成一个八位计数器，可以满足要求设计一分钟的计时。另外，两个计数器的qa、qb、qc、qd 均连接数码

人人文库> 全部分类> 生活休闲 > 科普知识

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论