第三章 习题课.ppt

1、第3章 组合逻辑电路,习题课,本章小结,本章主要介绍了以下内容:,2020/12/19,2,一、组合逻辑电路的基本概念,1.定义,2.结构特点,(1) 电路由逻辑门构成，不含记忆元件；,(2) 输入信号是单向传输的，电路中不含反馈回路；,3.功能描述,真值表；表达式；卡诺图；电路图；波形图,3,二、SSI构成的组合逻辑电路的分析和设计,1.分析步骤,(1)从输入端开始，逐级推导出函数表达式 ;,(2)列真值表,(3)确定逻辑功能,2.设计步骤,(1)列真值表；,(2)写最简表达式；,(3)画逻辑电路,2020/12/19,4,三、MSI组合逻辑电路的工作原理及应用,1.功能表、简化逻辑符号,2

2、.典型应用,(1) 用二进制译码器设计组合逻辑电路,(2) 用数据选择器设计组合逻辑电路,2020/12/19,2020/12/19,5,2.利用ROM实现组合函数的步骤： （1）列出函数的真值表或写出函数的最小项表达式。 （2）选择合适的ROM，画出函数的阵列图。,四、只读存储器的工作原理及应用,1.ROM由地址译码器和存储体两部分构成。 （1）地址译码器产生了输入变量的全部最小项，即实现了对输入变量的与运算； （2）存储体实现了有关最小项的或运算。 ROM实际上是由与门阵列和或门阵列构成的组合电路。,6,2.逻辑冒险、功能冒险的检查,3.冒险的消除方法,五、组合逻辑电路中的竞争和冒险,1.

3、竞争和冒险的概念,(1) 1型冒险和0型冒险；,(2) 逻辑冒险和功能冒险 ；,2020/12/19,2020/12/19,7,六、例题讲解,1.设ABCD是一个8421BCD码，试用最少与非门设计一个能判断该8421BCD码是否大于等于5的电路，该数大于等于5，F= 1；否则为0。,解：(1)列真值表,8,2020/12/19,9,(3)画逻辑电路,(2)写最简表达式,F = A + BD + BC,2020/12/19,10,2020/12/19,相应的电路图如下所示：,11,2. 分析如下图所示电路的逻辑功能。,2020/12/19,12,解：(1)从输入端开始，逐级推导出函数表达式,(

4、2)列真值表,2020/12/19,13,(3)确定逻辑功能,假设变量A、B、C和函数F1、F2均表示一位二进制数，那么，由真值表可知，该电路实现了全减器的功能。,2020/12/19,14,A、B、C、F1、F2分别表示被减数、减数、来自低位的借位、本位差、本位向高位的借位。,2020/12/19,15,3.试用74151实现下列函数：,2020/12/19,2020/12/19,16,解：函数有4个输入变量 ，而74151的地址端只有3个，即A2 、A1 、A0 ，故须对函数的卡诺图进行降维，即降为3维。,17,D0 = D3 = D,D4 = D5 = D6 = D7 = 0,令A=A2

5、 、B=A1 、C=A0 则：,2020/12/19,18,相应的电路图如下所示：,2020/12/19,2020/12/19,19,解：函数有4个输入变量 ，而74151的地址端只有3个，即A2 、A1 、A0 ，故须对函数的卡诺图进行降维，即降为3 维。,2020/12/19,20,D0 = D6= 0,D1 = D2 = D3 = 1，,令A=A2 、B=A1 、C=A0 则：,D4 = D5 = D7 = 1,2020/12/19,21,相应的电路图如下所示：,22,解：函数有4个输入变量 ，而74151的地址端只有3个，即A2 、A1 、A0 ，故须对函数的卡诺图进行降维，即降为3

6、维。,2020/12/19,2020/12/19,23,D1 = D,D2 = D3 = D4 = D5 = 0。,D6 = 1,令A=A2 、B=A1 、C=A0 则：,24,相应的电路图如下图所示：,2020/12/19,2020/12/19,25,4.试用74138实现下列函数：,2020/12/19,26,2020/12/19,27,2020/12/19,28,2020/12/19,29,2020/12/19,30,2020/12/19,31,2020/12/19,32,33,5. 试用74138设计一个多输出组合网络，它的输入是4位二进制码ABCD，输出为： F1 ：ABCD是4的倍

7、数。 F2 ：ABCD比2大。 F3 ：ABCD在811之间。 F4 ：ABCD不等于0。,2020/12/19,34,解：由题意，各函数是4变量函数，故须将74138扩展为4-16线译码器，让A、B、C、D分别接4-16线译码器的地址端 A3 、A2 、A1 、A0 ，可写出各函数的表达式如下：,2020/12/19,35,2020/12/19,36,实现电路如下图所示：,2020/12/19,2020/12/19,37,课堂练习,1.用74151实现下列逻辑函数,2.用一片74138实现下列逻辑函数,2020/12/19,38,四位超前进位全加器,A0A3：被加数， B0B3 ：加数，,S

8、0S3：输出和，,CO：进位输出，,CI：低位向高位的进位。,2020/12/19,39,A3 A0 和 B3 B0 ： 4位二进制数； FAB FA=B FAB)i （A=B)i （AB)i三个级联输入端,（1）管脚介绍,4位数值比较器,（2）功能表,单块或多块串联时的功能表,2020/12/19,40,多块并联时的功能表,单块或多块串联时的功能表,2020/12/19,41,2020/12/19,42,（3）工作原理, A3 B3，则可直接得出比较结果。 A3 B3 ，FAB = 1 ， FA=B = FAB = 0 ；,由功能表可以看出进行数据比较时，先比较最高位，最位相等再比较次高位，

9、依次类推。, A3= B3 ，再比较低位A2B2，依次类推。, A3 A0 = B3 B0 ，看级联输入 （AB)i （A=B)i （AB)i,集成3位二进制优先编码器,集成3位二进制优先编码器74LS148,2020/12/19,43,集成3位二进制优先编码器74LS148的真值表,输入：逻辑0(低电平）有效,输出：逻辑0(低电平）有效,2020/12/19,44,集成二进制译码器74LS138,A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、 、为选通控制端。当G11、 时，译码器处于工作状态；当G10、 时，译码器处于禁止状态。,2020/12/19,45,真值表,输入：自然二进制码,输出：低电平有效,2020/12/19,46,集成数据选择器,集成双4选1数据选择器74LS153,2020/12/19,47,集成8选1数据选择器74LS151,2020/12/19,48,74LS151的真值表,2020/12/19,49,集成数据分配器,把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。,由74LS138构成的1路-8路数据分配器,2020/12/19,50,组合电路中的竞争冒险,1、产生竞争冒险的原因