数电实验四 触发器的应用

1、.上海电力学院实验报告课程名称 数字电路与数字逻辑 实验项目 触发器的应用 姓名 学号 班级 专业 同组人姓名 指导教师姓名 实验日期 1、 实验目的1. 了解并掌握各种触发器的功能及其原理。2. 了解并掌握触发器的使用方法。2、 实验设备装有QuartusII9.0的计算机3、 实验原理1. 验证边沿D触发器7474的功能。画一张验证电路的原理图，通过仿真完成功能表。原理图设计如下：2. 用JK触发器74LS112与反相器74LS04组成如图所示的电路。输入clk为连续脉冲如下图所示，观察clkout端的波形，分别用时序仿真和功能仿真，看看波形会有什么变化，并分析其原因。3. 设计串行数据比

2、较电路。参考下面的电路设计一个串行数据比较器。电路工作时，先在Cr端加一负脉冲清零，再将串行数据An、Bn 送入，先送高位，再送低位，输出反应两个数的大小。分析这个电路实现的原理。4、 实验内容实验一：根据要填写的功能表可以得出如下波形图：实验二：对实验内容中的原理图进行仿真，仿真波形图如下：实验三：对实验内容中的原理图进行分析，了解原理并设计串行数据比较电路。5、 （仿真）结果与分析实验一：对实验内容中的波形进行仿真，并填写真值表。仿真结果如下：通过仿真结果，可以得出以下结论：1. 在PRN和CLRN均为有效时，CLK与D均不起作用，Q和QN输出不定，此种情况不应该出现。2. PRN是预置端

3、，当PRN为有效时，无论CLK与D为何值，Q均为1。3. CLRN是置0端，当CLRN为有效时，无论CLK与D为何只，Q均为0。4. 当PRN和CLRN均为无效，并且CLK无上升沿发生时，无论D如何，Q不变。5. 当PRN和CLRN均为无效，并且CLK出现上升沿时，Qnext=D。根据以上结论，可以完成如下功能表。CLK DPRN CLRNQ QN结论或说明XX0 00 1见结论1XX0 11 0见结论2XX1 00 1见结论30X1 10 1见结论401 10 1见结论511 11 0见结论5实验二：对实验内容中的波形进行功能和时序仿真，可以得出如下结果：功能仿真结果如下：时序仿真结果如下：

4、通过观察仿真结果，可以发现时序仿真比功能仿真多了很多小的脉冲。原因是功能仿真没有考虑元件延时的问题，是理想化的状态。在这个原理图中，当Q输出为0时，CLRN通过非门为高电平输出至CLRN，此时清0端无效。当时钟下降沿到来时，JK均为高电平，此时Q翻转为1，形成时序仿真中的脉冲的上升沿，同时高电平经过反相器变为低电平传送至CLRN，此时CLRN变为有效，将Q置为0，形成时序仿真中的脉冲的下降沿。时序仿真图中两根黑线之间的时间为JK触发器翻转动作的时间，而两端红线中的时间则为74LS04反相器和74LS112清零端动作的时间。由于动作时间在功能仿真中会被忽略，所以在功能仿真中可以看到CLKOut一

5、直为0，而在时序仿真中能看到74LS04和74LS112的动作时间。实验三：实验书中的原理图有误，应更改为实验原理中的原理图。首先要分析串行二进制数据比较的原理：串行二进制数据比较的方法是将两数最低位对齐，最高位不足的以0补全，然后从最高位开始进行比较，如果两个数的对应位相同，则比较下一位，如果两个数的对应位不同，则按照0b，所以1Q对应的输出为alb，即ab，ab的原理亦然。在1Q跳转的同时，1QN跳为低电平，锁死判断小于的与门，使其不再接受比较输入，防止比较结果被低位的比较结果篡改。alb和asb都接入一个或非门，成为aeb，即在alb和asb都为0时aeb转为高电平，表示a=b（既不大于

6、也不小于就是等于）。自己设计串行数据比较器：根据串行二进制数据比较原理，可以自己设计出串行数据比较电路。一种是上图中使用74LS112加上三输入与门和非门等基本逻辑门构成的串行比较电路。其基本原理和实验原理中的原理图类似。另一种是使用74LS112、74LS375和74LS74构成的串行数据比较器。原理图如下：电路使用前需清零，CLR将短暂为低电平，使74LS112和74LS74的1Q2Q输出均为0，这样74LS375的E12将为1，使74LS375保持在Ready状态。其中74LS112的1J1K、2J2K分别都是数据输入端，接受ab输入的串行信号，串行信号经过非或门和两个与门处理后，会将1

7、、1处理成0、0，其他情况不变。这样当输入端数据相同时，JK触发器保持稳态。ab输入的串行信号分别接1K1J和2J2K，当ab不同时，会将一号或二号触发器触发，使其Q发生改变。这个Q的改变将传送至74LS375，因为经过清零，74LS375的Q将被置为D的状态，即产生一个上升沿，这个上升沿将传送至74LS74的CLK端，触发74LS74，74LS74的D已经预先置为高电平，所以相应的Q将立即转为高电平，aeb将转为低电平，使E12转为低电平，74LS375锁存，不再接受新的输入。防止比较结果被低位比较结果篡改。第三种是使用74LS77和74LS74构成的串行数据比较器，原理图如下：这种串行数据比较器没有时钟对输入进行同步，输入的数据经过非门和与门的转