电工学少学时唐介组合逻辑电路

1、第,12,章,组合逻辑电路,12.2,集成复合门电路,12.1,集成基本门电路,12.6,译码器,12.5,编码器,12.3,组合逻辑电路的分析,12.4,组合逻辑电路的设计,教学要求,：,1.,熟悉组合逻辑电路的特点。理解集成基本,门电路和集成复合门电路的逻辑功能和逻辑表达,式。,2.,掌握组合逻辑电路的分析和设计方法。,3.,了解编码器和译码器的逻辑功能和使用方法。,重点：,门电路，复合基本门电路,难点：,逻辑电路的分析和设计,逻辑电路,：以二进制为原理的数字电路,数字电路,组合逻辑电路,时序逻辑电路,组合逻辑电路的特点,?,输出信号只是该时刻的输入信号的函数,?,与其它时刻的输入状态无关

2、,?,无记忆功能,门,(,电子开关,),满足一定条件时,电路允许信号通过,?,开关接通,开门状态：,关门状态：,条件不满足时,电路不允许信号通过,?,开关断开,门电路的作用：,是用以实现逻辑运算的电子电路，又称逻辑门,集成门电路是构成数字集成电路的一部分,。,12.1,集成基本门电路,门电路的主要类型（按逻辑功能分）,或门、与门、非,门、与非门、或非门、异或门等。,门电路的逻辑对应关系：,正逻辑：,高电位对应“1”；低电位对应“0”,。,一般采用正逻辑,负逻辑：,高电位对应“0”；低电位对应“1”,。,数字信号是一种二值信号，用两个电平（高电平和低电平）,分别来表示两个逻辑值（逻辑,1,和逻辑

3、,0,）。,逻辑,0,逻辑,0,逻辑,0,逻辑,1,逻辑,1,在数字电路中，对电压值为多少并不重要，,只要能判断高低电平即可。,高电平，对应,“,1,”,。,低电平，对应,“,0,”,。,1,0,0V,V,cc,?,V,?,V,正逻辑,几个条件的事件，只要满足一个或一个以上的条件事件,就能发生。反映在电路上既是输入和输出的电位关系。,U,?,开关合为“,1,”,，断为“,0,”,灯亮为,“,1,”,A,B,F,一、或门电路：,输入信号是“,条件,”，输出信号是,“,结果,”，因此输入、输出之间存在,一定的因果关系，称其为,逻辑关系,。,它可以用：逻辑表达式,图形,状态表（真值表）来描述,或门逻

4、辑符号,：,真值表,A,B,F,0,0,1,1,1,0,1,0,0,1,1,1,或逻辑表达式,：,B,A,F,?,?,波形,：,A,B,F,0,0,1,0,1,1,0,1,0,1,1,1,A,F,B,1,输入可以是任意个,有,“,1”,出,“,1”,又称为逻辑加,逻辑加的运算规律,：,=,0,+,A,=,1,+,A,=,+,A,A,或门除实现或逻辑关系外，还可以起控制门的作用,信号输入端,信号控制端,当,B,=,0,时,，,F,=,A,门打开,当,B,=,1,时,，,F,=,1,门关闭,A,F,B,1,例,12.1.1,A,1,A,几个条件的事件，必需满足所有条件，事件才能发生。,F,D,1,

5、D,2,A,B,+12V,u,A,u,B,u,F,0V,0V,0.3V,0V,3V,0.3V,3V,0V,0.3V,3V,3V,3.3V,(,u,D,=0.3V ),二、与门电路,与门逻辑符号：,真值表,波形,：,与门电路,A,F,B,&,与逻辑表达式,：,B,A,F,?,?,F,0,0,0,1,A,B,0,0,1,0,1,1,0,1,0,0,1,0,A,B,F,0,0,1,0,0,1,1,1,有“,0”,出“,0”,逻辑乘的运算规律,：,=,0,?,A,=,1,?,A,=,?,A,A,与门除实现与逻辑关系外，也可以起控制门的作用。,当,B,=,1,时,，,F,=,A,门打开,当,B,=,0,

6、时,，,F,=,0,门关闭,A,F,B,信号输入端,信号控制端,&,例,：,12.1.2,0,A,A,三、非门电路,一个条件的事件，条件不具备时事件发生。对立状态。,U,?,A,F,R,逻辑符号,1,A,F,逻辑式,：,A,F,?,真值表,A,F,0,0,1,1,波形,：,A,F,0,1,0,1,逻辑非的运算规律,：,=,+,A,A,=,?,A,A,=,A,1,0,A,或门、与门、非门小结,：,或逻辑,逻辑加,非逻辑,逻辑非,B,A,F,?,?,运算规律,A,A,A,A,A,A,?,?,?,?,?,?,1,1,0,与逻辑,逻辑乘,B,A,F,?,?,A,A,A,A,A,A,?,?,?,?,?,

7、?,1,0,0,A,F,?,A,A,A,A,A,A,?,?,?,?,?,0,1,12.2,集成复合门电路,逻辑式,：,B,A,F,?,?,逻辑符号,：,TTL,型电路：,输入和输出端结构都采用了半导体晶体管，,称之为,:,Transistor,Transistor Logic,。,CMOS,电路：,一、或非门电路,1,A,B,F,0 0 1,0 1 0,A B F,1 0 0,1 1 0,真值表,是电压控制元件，静态功耗小。允许电源电压范,围宽,（,3,?,18V,）。,规律,：有,1,则,0,全,0,则,1,&,A,B,F,二、与非门电路,逻辑式,：,B,A,F,?,?,0 0 1,0,1,

8、1,A B F,1 0 1,1,1,0,逻辑符号,真值表,控制门,当,B,=,1,时,，,F,=,A,门打开,当,B,=,0,时,，,F,=,1,门关闭,规律,：有,0,则,1,全,1,则,0,例,：,TTL,门电路芯片,四,2,输入与非门,(,型号,74LS00),&,&,&,14,13,12,11,10,9,8,1,2,3,4,5,6,7,&,引脚,电源,V,CC,地,GND,与非门原理电路：,TTL,与非门,A,=,0,，,B,=,0,，,F,=,1,A,=,0,，,B,=,1,，,F,=,1,A,=,1,，,B,=,0,，,F,=,1,T,1,处于饱和状态,T,3,导通,T,2,和,T

9、,4,处于截止,A,=,1,，,B,=,1,，,F,=,0,T,1,和,T,3,截止,T,2,和,T,4,饱和导通,例题,:,与非门的输入,A,、,B,波形如图所示,画出输出,F,的,波形,。,A,B,F,&,A,B,F,F=AB,真值表,A B F,0 0 1,0 1 1,1 0 1,1 1 0,&,A,B,F,&,A,B,F,1,0,三、三态与非门,：,具有,0,、,1,、,Z,三种输出状态,&,A,B,F,E,EN,F,&,A,B,E,EN,Z,F,E,B,A,F,E,=,0,=,?,=,1,=,Z,=,F,1,=,E,B,?,A,=,F,0,=,E,高阻状态,高阻状态,Z,为高阻状态即

10、开路状态,控制端,E,1,E,2,E,3,公,用,总,线,三态门主要作为,TTL,电路与,总线,间的,接口电路,。,三态门的用途,工作时，,E,1,、,E,2,、,E,3,分时,接入高电平。,门电路的常见逻辑符号,与门,或门,非门,F=A?B F=A+B,A,F,?,&,A,B,F,A,B,F,A,B,F,A,B,F,?,A,B,F,A,B,F,?,A,1,F,A,F,A,F,A,F,与非门,或非门,B,A,F,?,?,B,A,F,?,?,&,A,B,F,A,B,F,A,B,F,?,1,A,B,F,A,B,F,?,A,B,F,A,B,E,&,A,B,E,&,A,B,E,国家标准,三态门,(,两

11、输入与非,),与或非门,CD,AB,?,+,A,B,C,D,F,A,B,C,D,F,&,?,1,&,各种逻辑门的相互转换,例,12.2.1,与非门可以转换成其他各种逻辑门,。,&,A,F,&,F,&,A,B,&,F,&,B,&,A,B,A,B,A,F,?,?,?,?,A,B,B,A,?,1,、,与非门转换为非门,2,、,与非门转换为与门,3,、,与非门转换为或门,组合逻辑电路分析一般是根据已知逻辑电路图,求出其逻辑功能的过程,12.3,组合逻辑电路的分析,组合逻辑电路,:,由门电路组成的逻辑电路，是无,记忆功能的逻辑部件。,没有反馈通路,。,组,合,逻,辑,电,路,A,1,A,2,A,i,L,

12、1,L,2,L,j,逻辑代数,逻辑代数又称布尔代数，用于描述客观事物逻辑,关系的数学方法，是研究数字电路的数学工具。,根据“,与,”、“,或,”、“,非,”三种基本运算可以,得出基本运算法则。,A,A,A,A,A,A,?,?,?,?,?,?,0,1,1,A,A,A,A,A,A,?,?,?,?,?,?,1,0,0,A,A,A,A,A,A,?,?,?,?,?,0,1,根据基本运算法则，推出其它逻辑运算法则。,逻辑代数的三种基本运算,：,与、或、非,。,逻辑代数的基本公式,公式名称,公式名称,公式内容,公式内容,自等律,0-1,律,重叠律,互补律,复原律,交换律,结合律,分配律,吸收律,反演律,A,

13、A,A,A,?,?,?,?,1,0,0,0,1,1,?,?,?,?,A,A,A,A,A,A,A,A,?,?,?,?,0,1,?,?,?,?,A,A,A,A,A,A,?,A,B,B,A,A,B,B,A,?,?,?,?,?,?,B,C,A,C,B,A,C,B,A,B,C,A,C,B,A,C,B,A,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,),(,),(,),(,),(,),(,),(,),(,),(,),(,),(,),(,),(,C,A,B,A,C,B,A,C,A,B,A,C,B,A,?,?,?,?,?,?,?,?,?,?,?,?,A,B,A,A,A,AB,A,?,?,?

14、,?,),(,B,A,B,A,B,A,B,A,?,?,?,?,?,?,AB,B,A,A,B,A,B,A,A,?,?,?,?,?,),(,试证明,：,A+AB=A,1),列真值表证明,2),利用基本公式证明,1,、,A+AB = A+B,的推广,A+ABC =,A+BC,AB+ABC =,AB+C,A+AB =,A+ B,AB+ABC =,AB+C,= A+B+C,2,、,AB = A+B,的推广,ABC =,A+B+C,同理,：,A+B+C = A B C,二、推广举例,A B,0 0,0 1,1 0,1 1,A+AB,0+0,0=0,0+0,1=0,1+1,0=1,1+1,1=1,A,0,0

15、,1,1,A+AB=A(1+B)=A,1=A,常用公式的证明与推广,一、证明举例,逻辑函数的公式化简法,一、最简标准,二、常用的最简形式,逻辑函数式中，包含的,或,运算的,项最少,；,每一项中,包含,与,运算的,因子最少,，则此函数式为最简函数式,有,与,-,或,式和,与非,-,与非,式。,F=AB+(A+B)C,= AB+ABC,= AB+C,= AB+C,AB,C,例,：,F=AB+AC+BC,化为,=,（,最简与非,-,与非式,）,将,与,-,或,式取两次非可得,与非,-,与非,式。,（,最简与或式,）,三、逻辑函数的公式化简法,例,1,：,化简,应用逻辑代数运算法则化简,（,1,）并项

16、法,C,AB,C,B,A,C,B,A,ABC,F,?,?,?,?,),(,),(,B,B,C,A,B,B,AC,?,?,?,?,C,A,AC,?,?,A,?,例,2,：,化简,C,B,C,A,AB,F,?,?,?,（,2,）配项法,),(,A,A,C,B,C,A,AB,?,?,?,?,C,B,A,C,A,C,AB,AB,?,?,?,?,C,A,AB,?,?,B,A,B,A,A,?,?,?,例,3,：,化简,C,B,A,C,B,A,ABC,F,?,?,?,（,3,）加项法,ABC,C,B,A,C,B,A,ABC,?,?,?,?,AC,BC,?,?,C,B,C,B,A,?,?,?,),(,C,B,

17、C,B,A,?,?,?,C,B,A,?,?,（,4,）吸收法,吸收,B,A,AB,?,?,C,B,AC,B,A,F,?,?,?,例,4,：,化简,例,5,：,化简,D,B,CD,C,B,A,D,AB,ABC,F,?,?,?,?,?,D,B,AB,CD,C,B,A,ABC,?,?,?,?,?,D,B,CD,C,B,A,AB,?,?,?,?,D,B,CD,C,B,AB,?,?,?,?,),(,D,C,B,CD,AB,?,?,?,?,CD,B,CD,AB,?,?,?,),(,D,AD,B,CD,C,B,A,ABC,?,?,?,?,?,吸收,吸收,吸收,B,CD,AB,?,?,?,CD,B,?,?,吸

18、收,组合逻辑电路的研究内容,：,分析,：,设计,：,给定,逻辑图,得到,逻辑功能,分析,给定,逻辑功能,画出,逻辑图,设计,即电路结构,即输入输出关系,1.,由给定的逻辑图逐级写出逻辑关系表达式,。,组合逻辑电路分析步骤：,2.,利用,逻辑代数,对输出结果进行变换或化简,。,3.,列出输入输出真值表,。,4.,根据真值表或表达式分析出逻辑电路的功能,。,组,合,逻,辑,电,路,逻,辑,表,达,式,最,简,表,达,式,真,值,表,逻,辑,功,能,化,简,变,换,例,1,：,分析下图的逻辑功能,(1),写出逻辑表达式,F,=,F,2,F,3,=,A AB B AB,.,.,.,A B,.,.,A

19、B,.,A,.,.,A B,B,F,1,.,A,B,&,&,&,&,F,F,3,F,2,.,.,(2),应用逻辑代数化简,F =,A AB B AB,.,.,.,=,A AB +B AB,.,.,=,AB +AB,反演律,=,A,(,A+B,) +,B,(,A+B,),.,.,反演律,=,A AB +B AB,.,.,(3),列逻辑状态表,A,B,F,0,0,1,1,0,0,1,1,1,0,0,1,F=,AB +AB,=,A B,逻辑式,(4),分析逻辑功能,输入,相同,输出为,“,0”,，,输入,相异,输出为,“,1”,，,称为,“异或”逻辑,关系。这种电路称“异或”门。,=1,A,B,F,

20、逻辑符号,(1),写出逻辑式,例,2,：,分析下图的逻辑功能,.,A,B,.,F,=,AB AB,.,A,?,B,化简,&,&,1,1,.,B,A,F,&,A,B,=,AB +AB,(2),列逻辑状态表,F= AB +AB,(3),分析逻辑功能,输入,相同,输出为,“,1”,输入相异输出为,“,0”,称,为“判一致电路”,(“,同或门”,),可用于判断各输,入端的状态是否相同。,=,A B,逻辑式,=1,A,B,F,逻辑符号,=,A B,A,B,F,0,0,1,1,0,0,1,0,0,1,1,1,1,例,3,：,分析下图的逻辑功能。,0,1,被封锁,1,=1,B,M,F,&,2,&,3,&,4

21、,A,1,A,A,A,=,=,=0,1,0,被封锁,1,特点：,M=1,时选通,A,路信号；,M=0,时选通,B,路信号。,M,&,2,&,3,&,4,A,B,1,F,选通电路,B,B,B,=,=,C,&,2,&,3,1,5,A,B,F,&,1,&,4,例,4,：,分析下图的逻辑功能,C,ABC,B,ABC,A,ABC,F,?,?,?,?,?,?,),(,C,B,A,ABC,?,?,?,?,C,B,A,ABC,?,?,只有当,A,，,B,，,C,全相同,时，输出才为“,1,”,，否,则为“,0,”,。此电路为,“判一致电路”,1,F,2,F,3,F,4,F,例,12.3.1,如图所示是一个可用

22、于保险柜等场合的密码,锁控制电路。开锁的条件是：,(1),要拨对密码；,(2),要将开锁,控制开关,S,闭合。如果以上两个条件都得到满足，开锁信号,为,1,，报警信号为,0,，锁打开而不发出报警信号。拨错密码,则开锁信号为,0,，报警信号为,1,，锁打不开而警铃报警。试,分析该电路的密码是多少。,A,B,1,1,&,1,&,&,C,D,1,F,2,F,V,5,?,S,k,1,(,开锁信号,),(,报警信号,),A,B,1,1,&,1,&,&,C,D,1,F,2,F,V,5,?,S,k,1,B,C,D,C,B,A,D,C,B,A,D,C,B,A,?,1,D,C,B,A,?,1,开锁信号,报警信号

23、,1,2,1,F,D,C,B,A,F,D,C,B,A,D,C,B,A,F,?,?,?,?,?,?,1,1,当,A,=,1,B,=,0,C,=,0,D,=,1,时，,F,1,=,1,密码,:,1001,密码拨对时，,F,1,=,1,F,2,=,0,密码拨错时，,F,1,=,0,F,2,=,1,断开,S,时，,F,1,=,0,F,2,=,0,密码锁电路不工作。,解,S,闭合后为“,1”,小,结,3.1,“,门”相关知识,3.3,逻辑代数的知识,3.2,表示逻辑功能的方法：,逻辑表达式、真值表（状态表）、波形图,2,、掌握基本门及复合门,符号、功能（真值表、表达式、波形）,1,、,数字信号、逻辑关系

24、,3,、掌握组合逻辑电路的分析,12.4,组合逻辑电路设计,任务要求,最简单的逻辑电路,功能正确、经济、,可靠的电路结构,即输入输出关系,用逻辑电路实现逻辑功能的过程。,组合逻辑电路设计步骤,实,际,逻,辑,问,题,最,简,（,或,最,逻,辑,图,化,简,变,换,真,值,表,逻,辑,表,达,式,合,理,）,表,达,式,例,1,：,设计三人表决电路（,A,、,B,、,C,），要求：结果按“少,数服从多数”的原则决定。,1.,根据逻辑要求指明输入输出取,“0”、“1”的含义。,2.,根据以上逻辑功能列出真值表。,输入是三个按键,A,、,B,、,C,，按下,为“1”，不按为“0”。,输出是,F,，多

25、数赞成时是“1”，,否则是“0”。,A,B,C,F,真值（状态）表,0,0,0,0,0,1,0,1,0,0,1,1,1,0,0,1,0,1,1,1,0,1,1,1,0,0,0,1,0,1,1,1,A,B,C,F,真值表,0,0,0,0,0,1,0,1,0,0,1,1,1,0,0,1,0,1,1,1,0,1,1,1,0,0,0,1,0,1,1,1,ABC,C,AB,C,B,A,BC,A,F,+,+,+,=,ABC,C,AB,ABC,C,B,A,ABC,BC,A,+,+,+,+,+,=,),+,(,+,),+,(,+,),+,(,=,C,C,AB,B,B,AC,A,A,BC,AB,AC,BC,+,

26、+,=,3.,根据真值表写出逻辑表达式并化简,4.,根据逻辑表达式画出逻辑图。,&,?,1,&,&,A,B,C,F,(1),用与门、或门实现,AB,+,AC,+,B,C,=,F,AB,?,AC,?,BC,=,AB,+,AC,+,BC,=,F,&,&,&,&,A,B,C,F,(2),用与非门实现,AB,+,AC,=,ABC,+,C,AB,+,ABC,+,C,B,A,=,ABC,+,C,AB,+,C,B,A,=,F,例,2,、在举重比赛中，有俩名副裁判，一名主裁判。当两名以上,裁判（必须包括主裁判在内）认为运动员上举杠铃合格，按动,电钮，裁决合格信号灯亮，试用与非门设计该电路。,解：（,1,）设主

27、裁判为变量,A,，副裁判分别为,B,和,C,；按电钮为,1,，不按为,0,。表示成功与否的灯为,F,，合格为,1,，否则为,0,。,A,B,C,F,真值表,0,0,0,0,0,1,0,1,0,0,1,1,1,0,0,1,0,1,1,1,0,1,1,1,0,0,0,0,0,1,1,1,（,3,）由真值表写出表达式：,ABC,+,C,AB,+,C,B,A,=,F,（,4,）化简：,（,2,）根据逻辑要求列出真值表。,AC,AB,?,?,例,3,：,设计一个三变量奇偶检验器。,要求,:,当输入变量,A,、,B,、,C,中有奇数个同时为,“,1”,时，输出为“,1”,，否则为,“,0”,。用“与非”,

28、门实现。,(1),列逻辑状态表,(2),写出逻辑表达式,取,F,=“1”(,或,F,=“0” ),列逻辑式,取,F,= “1”,对应于,F,=1,，,若输入变量为,“,1”,，,则取输入变量本身,(,如,A,),；,若输入变量为,“,0”,则取其,反变量,(,如,A,),。,0 0 0 0,A,B,C,F,0 0 1,1,0 1 0,1,0 1 1 0,1 0 0,1,1 0 1 0,1 1 0 0,1 1 1,1,C,B,A,C,B,A,C,B,A,C,B,A,F,?,?,?,?,ABC,C,B,A,C,B,A,C,B,A,F,?,?,?,?,BC,A,C,B,A,C,B,A,C,B,A,?

29、,?,?,?,(3),用“与非”门构成逻辑电,路,在一种组合中，各输入变量之间是“与”关系,各组合之间是“或”关,系,A,BC,00,1,0,01,11,10,1,1,1,1,由卡诺图可知，该函数不可化简。,0 0 0 0,A,B,C,F,0 0 1,1,0 1 0,1,0 1 1 0,1 0 0,1,1 0 1 0,1 1 0 0,1 1 1,1,(4),逻辑图,F,C,B,A,0,1,1,0,0,1,1,1,1,1,0,&,&,&,&,&,&,&,&,1,0,1,0,常用的中规模组合逻辑模块有：,1.,加法器,2.,编码器,3.,译码器,4.,多路选择器,通过学习了解它们的逻辑功能、外,部

30、引线排列，并灵活运用其功能。,二进制,：,以,0,、,1,为基数的记数体制,。,遵循,逢二进一,的规律。,?,?,?,?,?,?,i,i,i,B,K,N,2,）,（,例：（,1001,）,B,=,0,1,2,3,2,1,2,0,2,0,2,1,?,?,?,?,?,?,?,= (9),D,二进制的优点：,用电路的两个状态,-0,、,1,来表示二进制,数，数码的存储和传输简单、可靠。,二进制的缺点：,位数较多，使用不便；不合人们的习惯，,输入时将十进制转换成二进制，运算结果输出时再,转换成十进制数。,二进制加法器,二,十进制的转换,二进制加法器,1 1 0 1,1 0 0 1,+,举例：,A=11

31、01, B=1001,，,计算,A+B,。,0,1,1,0,1,0,0,1,1,加法运算的基本规则：,(1),逢二进一。最低位是两个数的相加，不需考虑进位,(2),其余各位都是三个数相加，包括加数、被加数和低,位来的进位。,(3),任何位相加都产生两个结果：本位和向高位的进位,1,、半加器,半加运算不考虑从低位来的进位。设：,A,加数；,B,被加数；,F,本位和；,C,进位。,a,、根据逻辑功能列出真值表。,0 0 0 0,0 1 1 0,A B F C,1 0 1 0,1 1 0 1,真值表,b,、根据真值表写出逻辑表达式,B,A,B,A,B,A,F,?,?,?,?,AB,C,?,C,、根据

32、逻辑表达式画出逻辑图。,?,CO,A,B,逻辑符号,C,F,&,B,F,C,=1,A,2,、全加器：,A,i,加数；,B,i,被加数；,C,i-1,低位的进位；,F,i,本位和；,C,i,进位。,A,i,B,i,C,i-1,F,i,C,i,0,0,0,0,0,0,0,1,1,0,0,1,0,1,0,0,1,1,0,1,1,0,0,1,0,1,0,1,0,1,1,1,0,0,1,1,1,1,1,1,真值表,1,1,1,1,?,?,?,?,?,?,?,?,i,i,i,i,i,i,i,i,i,i,i,i,i,C,B,A,C,B,A,C,B,A,C,B,A,F,1,1,),(,),(,?,?,?,?,

33、?,?,i,i,i,i,i,i,C,B,A,C,B,A,1,1,),(,),(,?,?,?,?,?,?,i,i,i,i,i,i,i,i,i,i,C,B,A,B,A,C,B,A,B,A,1,?,?,?,?,i,i,i,C,B,A,i,i,i,i,B,A,B,A,F,?,?,i,i,B,A,?,?,i,i,B,A,C,?,半加和：,全加和：,1,?,?,?,?,i,i,i,C,B,A,F,i,i,i,i,i,i,i,i,i,i,i,i,i,B,A,C,B,A,B,A,C,B,A,B,A,C,?,?,?,?,?,?,?,?,1,1,),(,),(,?,CO,C,i-1,?,CO,A,i,B,i,1,

34、?,i,i,B,A,?,i,i,B,A,1,?,?,?,?,i,i,i,C,B,A,F,i,C,i,i,i,i,i,i,B,A,C,B,A,?,?,?,?,1,),(,1,),(,?,?,i,i,i,C,B,A,全加器逻辑符号,1,?,?,?,?,i,i,i,C,B,A,i,i,i,i,i,B,A,C,B,A,?,?,?,?,1,),(,A,i,B,i,C,i-1,F,i,C,i,?,0,C,CI,12.5,编码器,1.,功能：,将某一输入信息按照一定的规则进行编码,编码,就是把控制信息（十进制数等）用二进制数表示,2.,分类：,二进制编码器,二,-,十进制编码器,( BCD,码,),8421

35、,码。,控制信息,编码器,二进制代码,数制与编码,常用编码,BCD,编码,用,四位二进制数表示一位十进制数,的方法，这种用于表,示十进制数的二进制代码称为二十进制代码,（,Binary,Coded Decimal),，,简称为,BCD,码。,它具有二进制数的形式以满足数字系统的要求，又具有十,进制的特点（只有十种有效状态）。在某些情况下，计算机,也可以对这种形式的数直接进行运算。,8421BCD,编码,这是一种使用最广的,BCD,码，是一种有权码，其各位的,权分别是（从最有效高位开始到最低有效位）,8,4,2,1,。,例：,用与非门组成三位二进制编码器。,8,线,/3,线编码器,设八个输入端的

36、八种状态为,I,0,?,I,7,，与之对应的输出,设为,F,1,、,F,2,、,F,3,，共三位二进制数。,设计编码器的过程与设计一般的组合逻辑电路相同，,首先要列出状态表（即真值表），然后写出逻辑表达式并,进行化简，最后画出逻辑图。,n,个二进制代码（,n,位二进制数）有,2,n,种不同,的组合，可以表示,2,n,个信号。,一、二进制编码器,将一系列信号状态编制成二进制代码,。,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,F,3,F,2,F,1,0,1,1,1,1,1,1,1,0,0,0,1,0,1,1,1,1,1,1,0,0,1,1,1,0,1,1,1,1,1,0,1,

37、0,1,1,1,0,1,1,1,1,0,1,1,1,1,1,1,0,1,1,1,1,0,0,1,1,1,1,1,0,1,1,1,0,1,1,1,1,1,1,1,0,1,1,1,0,1,1,1,1,1,1,1,0,1,1,1,真值表,7,5,3,1,1,I,I,I,I,F,?,?,?,?,7,5,3,1,I,I,I,I,?,7,6,3,2,2,I,I,I,I,F,?,7,6,5,4,3,I,I,I,I,F,?,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,&,&,&,F,3,F,2,F,1,8/3,编码器逻辑图,7,5,3,1,1,I,I,I,I,=,F,7,6,3,2,2,I

38、,I,I,I,F,?,7,6,5,4,3,I,I,I,I,F,?,二、二,十进制编码器,具有十进制的特点，又有二进制的形式,将十个状态编制成,BCD,码,十个输入,需要几位输出？,四位,输入：,A,0,?,A,9,输出：,F,4,?,F,1,即有十个输入变量，四个输出变量（,10,线,/4,线）,例：键控二十进制编码器,:,输入端：十个按键,A,0,A,9,输出端：,F,1,F,4,编码器真值表,A,0,A,1,A,2,A,3,A,4,A,5,A,6,A,7,A,8,A,9,F,4,F,3,F,2,F,1,0 1 1 1 1 1 1 1 1 1,0 0 0 0,1 0 1 1 1 1 1 1

39、1 1,0 0 0 1,1 1 0 1 1 1 1 1 1 1,0 0 1 0,1 1 1 0 1 1 1 1 1 1,0 0 1 1,1 1 1 1 0 1 1 1 1 1,0 1 0 0,1 1 1 1 1 0 1 1 1 1,0 1 0 1,1 1 1 1 1 1 0 1 1 1,0 1 1 0,1 1 1 1 1 1 1 0 1 1,0 1 1 1,1 1 1 1 1 1 1 1 0 1,1 0 0 0,1 1 1 1 1 1 1 1 1 0,1 0 0 1,9,7,5,3,1,1,A,A,A,A,A,F,?,7,6,3,2,2,A,A,A,A,F,?,7,6,5,4,3,A,A,A,

40、A,F,?,9,8,4,A,A,F,?,9,7,5,3,1,1,A,A,A,A,A,F,?,7,6,3,2,2,A,A,A,A,F,?,7,6,5,4,3,A,A,A,A,F,?,9,8,4,A,A,F,?,编码器电路,当所有键都未,按下或,A,0,键按,下时，输出都,为,0000,4,3,2,1,0,4,3,2,1,0,F,F,F,F,A,F,F,F,F,A,S,?,?,?,?,?,?,?,?,?,?,当有键按下时，,S,=,1,灯亮,&,G,&,G,4,&,G,&,G,V,5,?,4,F,3,F,2,F,1,F,9,8,7,6,5,4,3,2,1,0,A,A,A,A,A,A,A,A,A,A

41、,&,G,6,?,G,5,1,S,12.6,译码器,2.,分类：,（,1,）二进制译码器,（,2,）,十进制译码器,（,3,）,显示译码器,1.,功能：,将具有特定含义的二进制代码变换成,一定的输出信号，以表示二进制代码的原意，,这一过程称为译码。实现译码功能的组合电路,为译码器。,译码是编码的反过程，它是将代码的组合译成,一个特定的输出信号,。,n,位的二进制数,n,个逻辑变量,2,n,个输出状态,n,个输入线,2,n,个输出线,译,码,器,A,B,1,F,2,F,3,F,4,F,00,11,01,10,一、二进制译码器,将,n,种输入的组合译成,2,n,种电路状态。也叫,n,2,n,线译码

42、器。,译码器的输入,一组二进制代码,译码器的输出,一组高低电平信号,BCD,码信号,n,= 2,的译码器,：,输入端,：,A,1,、,A,2,输出端,：,F,1,、,F,2,、,F,3,、,F,4,使能端,：,E,1,A,1,F,1,0,0,0,2,F,3,F,4,F,2,A,E,?,?,1,0,0,0,1,0,1,1,0,1,1,1,1,1,1,1,0,1,1,0,1,1,0,1,1,0,1,1,1,译码器真值表,逻辑表达式,：,2,1,2,1,1,A,A,E,A,A,E,F,?,?,?,?,2,1,2,1,2,A,A,E,A,A,E,F,?,?,?,?,2,1,2,1,3,A,A,E,A,A,E,F,?,?,?,?,2,1,2,1,4,A,A,E,A,A,E,F,?,?,?,?,译,码,器,1,A,2,A,1,F,2,F,3,F,4,F,E,2,A,1,A,&,&,&,&,1,1,1,1,1,E,4,F,3,F,2,F,1,F,国产数字集成电路产品中有：,2,线,4,线、,3,线,8,线、,4,线,16,线等二进制译码器。,1,A,A,O,3,2,1,0,F,F,F,F,E,E,1,E,1,0,A,1,1,A,1,0,1,F,1,1,F,2,1,F,3,1,F,0,A,1,1,A,1,0,1,F,1,