实验六触发器及应用

1、实验六 触发器及应用一、实验目的1掌握测试触发器逻辑功能的方法。2掌握集成jk触发器和d触发器的功能及使用方法。3熟悉用jk和d触发器构成其它功能触发器的方法。二、实验仪器、设备万用表、“0、1”信号、与非门74ls00、jk触发器74ls112、d触发器74ls74三、实验原理触发器是存放二进制数的基本单元。按照不同的逻辑功能，把触发器分成rs、d、jk、t四种类型，应用比较广泛的是jk触发器和d触发器。1jk触发器jk触发器具有置“1”、置“0”、计数、保持等多种功能，jk触发器根据其逻辑结构不同，可以分为两类。一种是边沿触发的jk触发器，另一种是主从逻辑结构的jk触发器。边沿触发器的抗干

2、扰性能好，在边沿触发的jk触发器中，又分为上升沿触发的jk触发器和下降沿触发的jk触发器。74ls112为肖特系列高速双jk触发器，片内有两个完全独立的下降沿触发的jk触发器。、为置“1”置“0”端，低电平有效。其引脚图和逻辑符号如实验图6-1所示，其功能表见实验表6-1。图6-1 74ls112引脚图及逻辑符号gnd1cpvcc74ls112123456716151413121110891k1j1sd1q1q2q2sd2q2j2k2cp2rd1rdrdsdqqcpjk实验表6-1输入输出功能说明cpjkqn+1n+10110置11001置00011不定1100q nn保持110101置011

3、1010置11111nq n翻转11q nn保持2d触发器只有一个输入端d的触发器，称为d触发器。这种触发器的输出状态仅由d端加入的信号决定。74ls74为上升沿触发的d触发器，其引脚排列及逻辑符号如实验图6-2所示。74ls74的异步置位端、复位端为低电平有效。74ls74的功能表见实验表6-2。实验表6-2输入输出功能说明cpdqn+1n+10110置11001置00011不定11110qn+1=d1100111qnn保持rddqqcpsd实验图6-2 74ls74引脚图及逻辑符号1rdvcc74ls7412345671413121110981d1cp1sd1q1qgnd2sd2q2q2c

4、p2d2rd四、实验内容与步骤vcc为5v。1jk触发器逻辑功能测试（1）jk触发器74ls112的异步控制端功能测试异步置位端和异步复位端的功能，、接数字电路实验装置的“0、1信号开关”，输出接发光二极管显示电路。按实验表6-5要求改变，的状态（输入端j、k和cp端处于任意状态，可悬空），观察输出端的状态。将测试结果填于实验表6-3内。实验表6-3功能说明10011100（2）jk触发器逻辑功能测试j、k端接数字电路实验装置上的“0、1信号开关”，由单次脉冲给出jk触发器cp端的上升沿或下降沿触发脉冲，按实验表6-6要求给出j、k的电平，用、将输出置n状态后，再将、接高电平（不要悬空），然后

5、在cp端输入上升沿或下降沿，观察在时钟脉冲作用下的状态电平，将测试结果记录于实验表6-4中。实验表6-4输入现态时钟脉冲次态功能jkqncpqn+1000011010110010011010110100011010110110011010110（3）jk触发器动态测试jk触发器处于计数状态（t触发器）。74ls112的=j=k=1，（j、k可悬空，、接高电平），cp端接入方波信号，频率为110khz，信号幅度约为3v。用示波器观察输入cp和输出q、的波形，并将cp、q、波形一一对应绘出。3d触发器逻辑功能测试（1）测试d触发器74ls74的异步控制端功能。自己设计表格。（2）74ls74逻辑功

6、能测试按实验表6-5要求输入各电平，=1，置qn状态，输入cp触发脉冲，观测次态qn+1，并将结果记录于实验表6-5。实验表6-5输入现态时钟脉冲次态dqncpqn+10001011010011110（3）d触发器动态测试使d触发器处于计数状态，即d接，74ls74的、接高电平。cp输入方波信号，频率为110khz，幅度约为3v，观察输入cp与输出q、的波形，并一一对应画出波形图。4触发器之间的相互转换利用转换的方法可获得具有其它逻辑功能的触发器。如jk触发器可组成d触发器、t触发器、t触发器等。如图6-3、6-4、6-5。图6-3 jk触发器转换为d触发器d1qqkjcptcpqqkj图6-4 jk触发器转换为t触发器“1”tcpqqkj图6-5 jk触发器转换为t触发器形cpp接方波信号c11dq1c11dq2图6-7 二位二进制计数（四分频）5按图6-6接线，用示波器观察、比较方波输入、输出q1和q2波形，得出二位二进制计数（四分频）结论。五、思考题1