计算机组成原理98041

1、题型: 一、填空题（每空2分，共20 分） 1. 为了能实现按地址访问的方式，主存中必须配置两个寄存器 MAF和MDR其中MAR是存储器地址寄存器 寄 存器用来存放欲访问的存储单元的地址， MDR_存储器数据 寄存器_。 2. 计算机的更新换代，主要集中体现在组成计算机的基本电路 的电子元件上。 3. 总线按连接部件的不同，可以分为 片内总线、系统总线和通 信总线。其中， 系统总线 是指CPU主存、I/O设备各 大部件之间的信息传输线。 4. 系统总线按传输信息的不同，可以分为：数据总线、控制总 线、地址总线三类。 5. 总线通信控制有四种方式，分别为：同步通信、异步通信、 半同步通信、分离式

2、通信。 6. 完成一次总线操作的时间称为总线周期，可分为申请分配阶 段、寻址阶段、传数阶段、结束阶段 四个阶段。 7. 异步通信的应答方式可分为 不互锁、半互锁和全互锁三种类 型 8. 在存储系统层次结构中，缓存-主存层次主要解决的问题是 CPU和主存速度不匹配的问题。主存-辅存层次主要解决的 问题是存储系统的容量问题 9. 动态RAM中，刷新是按行进行的。刷新方式有三种 方式，即：集中刷新、分散刷新和异步刷新。 10. 存储容量的扩展方法中，字扩展是指增加存储 器字的数量， 位扩展是指增加存储字长。 11. 由主存地址映射到 Cache地址称为地址映射。地址映射的 方法主要有直接映射、全相联

3、映射、组相联映射。 12. 一般中断服务程序的流程分四大部分：保护现场、中断服 务、恢复现场和中断返回。 13. 把符号“数字化”的数称为机器数。机器数主要有原码 反码、补码和移码。 14. 已知x补=1.1001，则x原=。已知x补 =0,1111，则x原=0.1111。 15. 指令寻址分为顺序寻址和跳跃寻址两种。 16. 指令是由操作码和地址码两部分组成的。 1. 电子计算机的算术逻辑单元、控制单元及主存储器合称为 C_。 A. CPU B . ALU C .主机 D . ACC 2. 用以指定待执行指令所在地址的是 _C。 A. 指令寄存器 B .数据计数器 C .程序计数器 D .累

4、 加器 3.存放欲执行指令的寄存器是_D 。 A. MAR B . PC C . MDR D . IR 4. “容量为640K存储器”是指D A. 640X 103字节的存储器 C. 640 X 210位的存储器 B . 640X 103位的存储器 D . 640X 210字节的存储器 5. 微型计算机的发展通常以D 为技术标志。 A. 操作系统B.磁盘 C .软件D.微处理器 6. 邮局对信件进行自动分拣，使用的计算机技术是 C。 A. 机器翻译B.自然语言理解 C.模式识别D.网络通信 7. “总线忙”信号的建立者是_a。 A. 获得总线控制权的设备 B. 发出“总线请求”信号的设备 C.

5、 总线控制器 D. CPU 8. 总线的异步通信方式A。 A. 不采用时钟信号，只采用握手信号 B. 采用时钟信号，不采用握手信号 C. 既不采用时钟信号，又不采用握手信号 D. 既采用时钟信号，又采用握手信号 9. 在计数器定时查询方式下，若每次计数从上一次计数的终止 点开始，则_B。 A. 设备号小的优先级高 B. 每个设备使用总线的机会相等 C. 设备号大的优先级高 D. 不能确定优先级的高低 10. 在独立请求方式下，若有 N个设备，则 B。 A. 有一个总线请求信号和一个总线响应信号 B. 有N个总线请求信号和N个总线响应信号 C. 有一个总线请求信号和 N个总线响应信号 D. 只有

6、一条总线请求信号 11. 总线的半同步通信方式 A。 A. 不采用时钟信号，只采用握手信号 B. 采用时钟信号，不采用握手信号 C. 既采用时钟信号，又采用握手信号 D. 既不采用时钟信号，又不采用握手信号 12. 在各种异步通信方式中，速度最快的是C。 A. 全互锁 B.半互锁 C. 不互锁D.不能确定 13. 所谓三种线结构的计算机是指_B 。 A. 地址线、数据线和控制线三组传输线 B. I/O总线、主存总线和 DMA总线三组传输线 C. I/O总线、主存总线和系统总线三组传输线 D. I/O总线、数据线和控制线三组传输线 14. 在存储器芯片中，地址译码采用双译码方式（重合法）是 为了

7、 D。 A.扩大寻址范围B.减少存储单元数目 C.增加存储单元数目D.减少存储单元选通线数目 15. 在链式查询方式下，若有 N个设备，则C A. 有N条总线请求线 B. 有N/2条总线请求线 C. 只有一条总线请求线 D. 无法确定有几条总线请求线 16. 以下器件中存取速度最快的是C 。 A. CacheB.主存 C.寄存器 D .磁盘 17. 在存储器分层体系结构中，存储器从速度最快到最慢的排 列顺序是_D。 A. 寄存器主存Cache辅存 B. 寄存器主存辅存 Cache C. 寄存器Cache一辅存主存 D. 寄存器一 Cache一主存一辅存 18. 静态半导体存储器SRAM指_C。

8、 A. 在工作过程中，存储内容保持不变 B. 在断电后信息仍能维持不变 C. 不需要动态刷新 D. 芯片内部有自动刷新逻辑 19. 某SRAM芯片，其存储容量为16KX32位，其地址线和数 据线的总数和是D。 A. 32B . 48 C. 18D. 46 20. 某SRAM芯片，其存储容量为512X 8位，包括电源端和接 地线，该芯片引出线的数目应该为 _D。 A. 23 B. 25C. 50D. 19 21. CPLP向应中断的时间是A。 A. 条指令执行结束 B. 外设提出中断 C. 取指周期结束 D. 指令执行过程中 22. 某机器字长8位，采用补码形式(其中1位为符号位)， 则机器数所

9、能表示的范围是B。 A. -127+127B . -128+127 C. -127+128D. -128+128 23. 十进制数20，转换成机器字长为8的二进制补码时，下列 表示形式正确的是B。 A. 10100 B. 0,0010100 , C. 0,1010000 D. 0,1101100 24. 两个十六进制数95和33相加，得 C。 A. (128) 16B. (D8)16 C. (C8) 16D.以上都不对 25. 在浮点机中，判断补码规格化形式的原则是_C。 A. 尾数的第一数位为1,数符任意 B. 尾数的符号位与第一数位相同 C. 尾数的符号位与第一数位不同 D. 阶符与数符不

10、同 26. 下列数中最小的数为D。 A. (52)OB.(101001)B C. (2A)HD.(40) D 27. 设机器数字长8位(含1位符号位)，若机器数BAH为原 码，则算术左移一位得B。 A. B4HB. F4H C. BAHD. B5H 28. 在原码加减交替除法中，余数大于0, 上商“ 1”，下一步 做的运算是_D。 A. 加上除数 B. 加上除数的绝对值 C. 减去除数 D. 减去除数的绝对值 29. 在浮点机中，下列说法下确的是D。 A. 尾数的第一数位为1时，即为规格化形式 B. 尾数的第一数位与数符不同时，即为规格化形式 C. 尾数的第一数位为0时，即为规格化形式 D.

11、不同的机器数有不同的规格化形式 30. 指令周期是C。 A. CPL执行一条指令的时间 B. CPU从主存取出一条指令的时间 C. CPU从主存取出一条指令加上执行这条指令的时间 D. 不能确定 1. 计算机由运算器、控制器、存储器、输入设备、输出设备五 大部件组成，简述它们的作用。 运算器用来完成算术运算和逻辑运算，并将运算的中间结果暂 存在运算器内。 存储器用来存放数据和程序。 控制器用来控制、指挥程序和数据的输入、运行以及处理运算 结果。 输入设备用来将人们熟悉的信息形式转换为机器能识别的信息 形式。 输出设备可将机器运算结果转换为人们熟悉的信息形式。 2冯诺依曼计算机的特点是什么？ 1

12、）计算机由运算器，存储器，控制器，输入设备和输出设备五 大部件组成、 2）指令和数据以同等地位存放与存储器内，并可按地址寻访。 3）指令和数据均采用二进制 4）指令由操作吗和地址码组成 5）指令在存储器内按顺序存放 6）机器以运算器为中心。 3. 常见的集中式总线控制有几种，各有何特点。 1）链式查询 这种方式的特点是：只需很少几根线就能按一定有限次序实现总 线控制，并且绘本容易扩充设备，但对电路故障很敏感，且优先 级别低的设备可能很难获得请求 2）计数器定时查询 这种方式对电路故障不如链式查询方式敏感，但增加了控制线 （设备地址）数，控制也较复杂。 3）独立请求方式 响应速度快，优先次序控制

13、灵活（通过程序改变），但控制线数 量多，总线控制更复杂。 4. 总线通信控制主要解决什么问题？它有哪四种方式？ 总线通信控制主要解决通信双方如何获知传输开始和传输结 束，以及通信双方如何协调如何配合。通常用四种方式：同步 通信、异步通信、半同步通信和分离式通信。 5. 一次中断处理过程可以归纳为五步，分别是什么？ 可将一次中断处理过程简单地归纳为中断请求、中断判优、中 断响应、中断服务和中断返回五个阶段。 6. DMA（直接存储器存取）有何特点？ 1）DMA方式靠硬件传送。 2）DMA方式可在指令周期内的任一存取周期结束时响应。 3）DMA没有处理异常事件的能力 4）DMA方式不中断现行程序，

14、无须保护现场。 5）DMA的优先级较高 1.在异步串行传送系统中，字符格式为：1个起始位、7个数 据位、1个校验位、2个终止位。若要求每秒传送 150个字 符，求传送的波特率和比特率。 2. 设总线的时钟频率为 8MHz 个总线周期等于一个时钟周 期。如果一个总线周期中并行传送32位数据，试问总线的 带宽是多少？ 3. 设主存容量为 2MX 16位，Cache容量为8KX 16位，块长为 8个16位的字，访存地址为字地址。试问主存地址为几位， Cache有多少块，并画出直接映射方式下，主存的地址格式。 4. 设 A = 0.1011 , B=- 0.0101，求A + B补，并说明有 无溢出。 5. 设主存容量为 512KX 16位，Cache容量为4KX 16位，块长 为4个16位的字，访存地址为字地址。试问主存和Cache 的地址各为几位，并画出直接映射方式下，主存的地址格式。 6. 设x =- 0.1110 , y = 0.1101，用原码一位乘计算求x ? y原。 假设用IK X 8位/片的存储芯片构成4KX 8位的存储器，CPU 引出