计算机组成原理练习题答案

1、、选择题 1、完整的计算机系统应包括 运算器、存储器、控制器 。 一个完整的计算系统应该是 :硬件系统和软件系统 ,硬件系统应该包括运算器 ,控制器 ,存储器 , 输入设备和输出设备 ,软件系统包括系统软件和应用软件.而你给的答案中 B 和 D 是可以排除 的也就是不能选,A和C两个中A的可能性最大，答案只能选 A. 3、冯. 诺依曼计算机工作方式的基本特点是 按地址访问并顺序执行指令 。 4、移码 表示法主要用于表示浮点数中的阶码。 5、动态 RAM 的刷新是以 行 为单位的。 8、 在定点运算器中产生溢出的原因是运算的结果的超出了机器的表示范围 。 10、在指令的地址字段中，直接指出操作数

2、本身的寻址方式，称为立即寻址 。 11、 目前的计算机，从原理上讲指令和数据都以二进制形式存放 。 13、 计算机问世至今，新型机器不断推陈出新，不管怎样更新，依然保有“存储程序 ”的概 念，最早提出这种概念的是 冯. 诺依曼 。 16、在 CPU 中，跟踪后继指令地址的寄存器是 程序计数器 。 20、 系统总线中地址总线的作用是用于选择指定的存储单元或外设 。 21、计算机中的主机包含 运算器、控制器、存储器 。 23、原码一位乘运算，乘积的符号位由两个操作数的符号进行异或运算 。 24、 对于真值 “ 0表”示形式唯一的机器数是移码和补码 。 25、若凶 补=0.0100110,则 凶反=

3、0.0100110。-x 为正数 26、 在 CPU 中，存放当前执行指令的寄存器是指令寄存器 。 保存当前正在执行的指令的寄存器称为（指令寄存器） 。 指示当前正在执行的指令地址的寄存器称为（程序计数器或指令计数器）。 27、下列编码中通常用作字符编码的是 ASCII 码。 ASCII ASCII （American Standard Code for Information Interchange ,美国信息互换标准代码）是基 于拉丁字母的一套电脑编码系统。 它主要用于显示现代英语和其他西欧语言。 它是现今最通 用的单字节编码系统,并等同于国际标准 ISO/IEC 646。 28、在下列存

4、储器中, 半导体存储器 可以作为主存储器。 30、在 CPU 中跟踪指令后继地址的寄存器是 PC。 31、 EPROM 是指 光擦除可编程的只读存储器 EPROM （Erasable Programmable Read-Only Memory，可擦除可编程 ROM ）芯片可重复擦除 和写入，解决了 PROM芯片只能写入一次的弊端。 EPROM芯片有一个很明显的特征，在其 正面的陶瓷封装上， 开有一个玻璃窗口， 透过该窗口，可以看到其内部的集成电路，紫外线 透过该孔照射内部芯片就可以擦除其内的数据，完成芯片擦除的操作要用到EPROM擦除 器。EPROM内资料的写入要用专用的编程器，并且往芯片中写

5、内容时必须要加一定的编程 电压（VPP=12 24V，随不同的芯片型号而定）。EPROM的型号是以 27开头的，如 27C020（8*256K）是一片2M Bits容量的EPROM芯片。EPROM芯片在写入资料后，还要以 不透光的贴纸或胶布把窗口封住，以免受到周围的紫外线照射而使资料受损。EPROM芯 片在空白状态时（用紫外光线擦除后），内部的每一个存储单元的数据都为1 （高电平）。 33、CPU主要包括 控制器、运算器（不含主存）。 36、 存储器是计算机系统的记忆设备，主要用于存放程序和数据。 37、 在计算机中，普遍采用的字符编码是ASC n码。 39、设变址寄存器为 X，形式地址为 D

6、, （X）表示寄存器 X的内容，这种寻址方式的 有效地址为 EA=（X）+D 。 41、微程序存放在控制存储器。 CPU内部有一个控制存储器，里面存放着各种程序指令对应的微程序段 当CPU执行一 句程序指令里，会从控制存储器里取一段与该程序指令对应的微程序解释执行，从而完成 该程序语句的功能 45、存储单元是指存放一个机器字的所有存储元 。 46、 下列有关运算器的描述中，既做算术运算，又做逻辑运算是正确的。 指令周期 指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成，是从取指令、分析指 令到执行完所需的全部时间。 CPU从内存取出一条指令并执行这条指令的时间总和。 指令不同，所需

7、的机器周期数也不同。 对于一些简单的的单字节指令， 在取指令周期中， 指令取出到指令寄存器后， 立即译码执行，不再需要其它的机器周期。 对于一些比较复杂的 指令，例如转移指令、乘法指令，则需要两个或者两个以上的机器周期。 从指令的执行速度看， 单字节和双字节指令一般为单机器周期和双机器周期，三字节指 令都是双机器周期，只有乘、除指令占用4个机器周期。 因此在进行编程时，在完成相同工作的情况下，选用占用机器周期少的命令会提 高程序的执行速率，尤其是在编写大型程序程序的时候，其效果更加明显！ 47、寄存器间接寻址方式中，操作数处在主存单元。 50、指令周期是指 CPU从主存取出一条指令加上执行这条

8、指令的时间 55、在定点二进制运算器中，减法运算一般通过补码运算的二进制加法器 来实现。 举例说明： 减法5-3相当于加法 5+ （ -3） 被加数5的二进制代码为 0000 0101 加数-3的二进制代码为 1000 0011 -3的二进制反码为1111 1100 -3的二进制补码为1111 1101 即 5-3 相当于 5+（ -3）=0000 0101+1111 110仁0000 0010=2 其中最高位为0表示正数 最高数为1表示负数，正数的补码为其本身，负数的补 码为取反加1 由此可见减法相当于补码运算的二进制加法器 57、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作

9、数外，另一个数 常需采用隐含寻址方式。 58、 用于对某个寄存器中操作数的寻址方式称为寄存器直接寻址。 59、 运算器虽有许多部件组成，但核心部分是算术逻辑运算单元。 71、采用DMA方式传送数据时，每传送一个数据就要占用CPU 个存储周期 的时间。 73、中断响应时，保存 PC并更新PC的内容，主要是为了能进入中断处理程字并能正确 返回原程序。 79、在计算机硬件系统中，在指令的操作数字段中所表示的内存地址被称为形式地址。 81、Cache是 为提高存储系统的速度。 82、 计算机中，执行部件根据控制部件的命令所作的不可再分的操作称为微命令。 83、 对组合逻辑的控制器，指令不同的执行步骤是

10、用节拍发生器 给出的 85、指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式， 可以实现 程序的条件转 移或无条件转移。 95、 PROM是指 可编程的只读存储器。 二、填空题 2、 DMA方式中，周期窃取是指窃取一个存储周期。 3、 计算机系统总线根据传送的信息不同，可分为地址总线，控制总线，数据总线。 5、指令格式通常由 操作码字段和地址码字段组成。 6、 动态半导体存储器的刷新一般有集中刷新、分散刷新、异步刷新三种方式，之所以要 刷新是因为 动态存储器依靠电容电荷存储信息，时间一长，电荷可能泄放。 10、主存和Cache的地址映射方法有很多，常用的有全相联映射、直接相联映射 和 组相

11、 联映射三种，其中灵活性最强的是全相联映射，成本最高的是 全相联映射。 12、 Cache中数据块常用的替换算法有先进先出（FIFO）和 最近最少使用（LRU）两种。 13、按照总线仲裁电路的位置不同，可分为 集中式仲裁和分布式 仲裁。 14、 寄存器直接寻址操作数在寄存器 中；寄存器间接寻址操作数在主存 中。 17、 RISC的中文含义是 精简指令集计算机，CISC的中文含义是 复杂指令系统计算机。 RISC （ reduced instruction set computer，精简指令集计算机） CISC （ Complex Instruction Set Computer，复杂指令系统计

12、算机） 18、 计算机软件一般分为两大类：一类叫 系统软件，另一类叫 应用软件，操作系统属于 系 统软件类。 19、目前主流的 CPU包括运算器、控制器和Cache. 20、 主存储器容量通常以KB表示，其中K= 2的10次方；硬盘容量通常以 GB表示，其 中G= 2的30次方。 21、 存储器和CPU连接时，要完成 地址线 的连接；数据线 的连接和 控制线 的连接，方 能正常工作。 23、常见的集中式总线控制方式有链式查询、计数器定时查询 和独立请求三种，其中 链式查询 对电路故障最敏感。 25、存储器的技术指标有存储容量和存取时间。 27、一个定点数由符号位和数值域两部分组成。 29、 运

13、算器的两个主要功能是：算术运算，逻辑运算。 30、 完整的计算机系统包括硬件，软件；在计算机中用二进制的理由是便于实现。 31、 直接内存访问（DMA ）方式中，DMA控制器从CPU完全接管对 总线的控制，数据 交换不经过CPU,而直接在内存和I/O设备 之间进行。 32、 外围设备主要可以分为输入设备和输出设备。 外围设备 计算机系统中除主机外的其他设备。 包括输入和输出设备、外存储器、 模数转换器、数模转 换器、外围处理机等。是计算机与外界进行通信的工具。一例如打印机、磁盘驱动器或键 盘。 33、CPU能直接访问cache和主存，但不能直接访问磁盘和光盘。 35、 为了解决多个 主设备同时

14、竞争总线 控制权，必须具有 总线仲裁部件 部件。 36、 在计算机系统中，多个系统部件之间信息传送的公共通路称为总线。就其所传送信息 的性质而言，在公共通路上传送的信息包括数据、地址、控制 信息。 37、 指令操作码字段表征指令的操作特性与功能，而地址码字段指示 参与操作的操作数 的地址。 38、 CPU中，保存当前正在执行的指令的寄存器为 指令寄存器IR，保存当前正在执行的 指令的地址的寄存器为 程序计数器PC,保存CPU访存地址的寄存器为 内存地址寄存器 MAR。 39、 DMA技术的出现使得 外围设备 可以通过 DMA控制器 直接访问 内存；与此同时， CPU可以继续执行其它任务。 40

15、、一个浮点数由 尾数和阶码两部分组成。 三、问答题 3、CPU中有哪些主要寄存器？简述这些寄存器的功能（至少 5个）。 3.解： （1）指令寄存器（IR）:用来保存当前正在执行的一条指令。 （2）程序计数器（PC）:用来确定下一条指令的地址。 （3）地址寄存器（AR）:用来保存当前 CPU所访问的内存单元的地址。 （4）缓冲寄存器（DR）: 作为CPU和内存、外部设备之间信息传送的中转站。 补偿CPU和内存、外围设备之间在操作速度上的差别 在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU ）执行全部算术和逻辑运算时, 为AL

16、U提供一个工作区。 (6)状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内 容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机 器运行状态和程序运行状态。 5、在寄存器一寄存器型，寄存器 一存储器型和存储器 一存储器型三类指令中，哪类指令的 执行时间最长？哪类指令的执行时间最短？为什么？ 5.寄存器-寄存器型执行速度最快，存储器-存储器型执行速度最慢。因为前者操作数在寄存 器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需 时间长。 7、说明计算机存储系统的层次结构。 从il律机系统的层次结构來看+它通常可有五个以

17、上的不同级殂威.每一个上都能进行程序设计由 下金土讪排学为：第一级徹程曲机器级.徹指令由硬件立搖执和:第级种纽机器绳.用锻楼皿解祥机器 指令：第三级操件系统级，一熾用机器语肓程用解轩ft业控制讲旬；第凹级汇编语誉机胖级.这一级由汇 编祠序支持合执行；第说级高级焉言机器级，采用高级倍言*由各种高级吾言编详那呼支持合执行，还可 以有第六级应用语育机器级、采用昇种面向问題的应用语言 8、中断处理过程包括哪些操作步骤？ 8. 解：中断处理过程如下： (1) 设备提出中断请求 (2) 当一条指令执行结束时CPU响应中断 (3) CPU设置 中断屏蔽”标志，不再响应其它中断请求 (4) 保存程序断点(PC

18、) (5) 硬件识别中断源(转移到中断服务子程序入口地址) (6) 用软件方法保存 CPU现场 (7) 为设备服务 (8) 恢复CPU现场 (9) 中断屏蔽标志复位，以便接收其它设备中断请求 (10) 返回主程序 9、指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。 9. 计算机可以从时间和空间两方面来区分指令和数据，在时间上，取指周期从内存中取出的 是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令 送控制器，而执行周期从内存从取的数据送运算器、往内存写入的数据也是来自于运算器。 10、说明总线结构对计算机系统性能的影响。 10.解: (

19、1) 最大存储容量 单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总线。 双总线系统中，存储容量不会受到外围设备数量的影响 (2) 指令系统 双总线系统，必须有专门的 I/O指令系统 单总线系统，访问内存和 I/O使用相同指令 (3) 吞吐量 总线数量越多，吞吐能力越大 16、简要描述外设进行 DMA操作的过程及 DMA方式的主要优点。 16. (1 )外设发出DMA请求； (2) CPU响应请求，DMA控制器从CPU接管总线的控制； (3) 由DMA控制器执行数据传送操作； (4) 向CPU报告DMA操作结束。 主要优点是数据数据速度快 17、试比较 RAM 和ROM，以及

20、静态 RAM 和动态 RAM ? 书p87 解：曲冲胖用列皿农以作出姣 比较內容 存储容量 牧大 存储容量更大 功耗 牧大 更小 存舰速度 快 更快 25、解释概念：Cache高速缓冲存储器， SRAM , DRAM , ROM , PROM ROM :只读存储器 随机存储器（RAM） 随机存储器分为静态与动态： 静态随机存储器 （SRAM） 动态随机存储器（DRAM） 可编程只读存储器（PROM） 可擦可编程序只读存储器（EPROM） 可擦可编程只读存储器（EEPROM） 26、什么叫刷新？为什么要刷新？说明刷新有几种方法。 解：刷新：对 DRAM定期进行的全部重写过程； 刷新原因：因电容泄

21、漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷 新操作； 常用的刷新方法有三种：集中式、分散式、异步式。 集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新，存在CPU访存死时间。 分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间。 异步式：是集中式和分散式的折衷。 33、解释概念：PC、IR、MAR、MDR、ACC、 CU、ALU、存储单元、存储元件、存储字 长、机器字长 程序计数器PC用来存放指令地址 指令寄存器IR 程序状态字寄存器 PSWR 主存数据寄存器 MDR(Memory Data Register) 主存地址寄存器 MAR ( Memory

22、Address Register) 累加器 ACC (Accumulator ) CB控制总线 CU控制单元 DB数据总线 CS片选信号 算术逻辑单元 (Arithmetic Logic Un it, ALU) 中央处理器(英文 Central Processing Unit， CPU) 存储单元 存储单元一般应具有存储数据和读写数据的功能，一般以8位二进制作为一个存储单元，也 就是一个字节。每个单元有一个地址，是一个整数编码，可以表示为二进制整数。程序中的 变量和主存储器的存储单元相对应。变量的名字对应着存储单元的地址，变量内容对应着单 元所存储的数据。 存储元件 计算机中主存储器包括存储体

23、M，各种逻辑部件及控制电路等，存储体由许多存储单 元组成，每个存储单元又包含若干个存储元件，每个存储元件能寄存一位二进制代码 “ 0或“1,存储元件又称为存储基元、 存储元。一个存储单元存储一串二进制代码(存 储字)，这串二进制代码的位数称为存储字长，存储字长可以是 8位、16位、32位等, 如果把一个存储体看做是一幢大楼，存储单元看做是大楼里的每个房间，那么每个存 储元件就可以看做是每间房间里的一张床位，床位有人相当于“ 1”无人相当于 “0” 每间房间里的床的位数就相当于存储字长，而房间的编号可看做是存储单元的地址号。 存储字长： 一个存储单元存储一串二进制代码(存储字)，这串二进制代码的

24、位数称为存储 字长，存储字长可以是8位、16位、32位等。 早期计算机的存储字长一般和机器的指令字长与数据字长相等，故访问一次主存便可 取一条指令或一个数据。随着计算机的应用范围的不断扩大，解题精度的不断提高， 往往要求指令字长是可变的，数据字长也要求可变。为了适应指令和数据字长的可变 性，其长度不由存储字长来确定，而且字节的个数来表示。1个字节（Byte）被定义为 由8位（Bit ）二进制代码组成。 机器字长 机器字长是指计算机进行一次整数运算所能处理的二进制数据的位数（整数运算即定 点整数运算）。机器字长也就是运算器进行定点数运算的字长，通常也是CPU内部数 据通路的宽度。即字长越长，数的

25、表示范围也越大，精度也越高。机器的字长也会影 响机器的运算速度。倘若CPU字长较短，又要运算位数较多的数据，那么需要经过两 次或多次的运算才能完成，这样势必影响整机的运行速度。 机器字长与主存储器字长通常是相同的，但也可以不同。不同的情况下，一般是 主存储器字长小于机器字长，例如机器字长是32位，主存储器字长可以是32位，也 可以是16位，当然，两者都会影响CPU的工作效率。 机器字长对硬件的造价也有较大的影响。它将直接影响加法器（或ALU ），数据 总线以及存储字长的位数。所以机器字长的确不能单从精度和数的表示范围来考虑。 41、试比较逻辑移位和算术移位。 解：逻辑移位和算术移位的区别： 逻

26、辑移位是对逻辑数或无符号数进行的移位，其特点是不论左移还是右移，空出位均 补0,移位时不考虑符号位。 算术移位是对带符号数进行的移位操作，其关键规则是移位时符号位保持不变，空出 位的补入值与数的正负、移位方向、采用的码制等有关。补码或反码右移时具有符号延伸 特性。左移时可能产生溢出错误，右移时可能丢失精度。 49、什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点? 答：P41.总线是一种能由多个部件分时共享的公共信息传送线路。 总线传输的特点是：某一时刻只允许有一个部件向总线发送信息，但多个部件可以同时从 总线上接收相同的信息。 为了减轻总线负载，总线上的部件应通过三

27、态驱动缓冲电路与总线连通。 65、什么是I/O接口，与端口有何区别？为什么要设置I/O接口？将I/O接口按数据传送方式 和控制方式分别进行分类？ 解：I/O接口一般指 CPU和I/O设备间的连接部件， 而端口是指I/O接口内CPU能够访问 的寄存器，端口加上相应的控制逻辑即构成I/O接口。 I/O接口分类方法很多，主要有： （1）按数据传送方式分有并行接口和串行接口两种； （2） 按数据传送的控制方式分有程序控制接口、程序中断接口、DMA接口三种 66、一个容量为16KX32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规 格的存储芯片时，各需要多少片？ 1KX4位，2KX8位，4K

28、X4位，16KX1位，4KX8位，8KX8 位 解：地址线和数据线的总和=14 + 32 = 46根； 选择不同的芯片时，各需要的片数为： 1KX4: (16KX32) /(1KX4) =16 8 =128 片 2KX8: (16KX32) /(2KX8) =8 84 : =32片 4KX4： (16KX32) /(4KX4) =4 88 - =32片 16KX1 :(16KX32) /(16KX1) =1 832 = 32 片 4KX8： (16KX32) / (4KX8)= :4 84 = 16片 8KX8： (16KX32) /(8KX8) =2 84 : =8片 67、为什么要设置总线

29、判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响 应时间最快？哪种方式对电路故障最敏感？ 解：总线判优控制解决多个部件同时申请总线时的使用权分配问题； 常见的集中式总线控制有三种： 链式查询、计数器查询、独立请求； 特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器查询方式优先级设 置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式判优速度最快，但硬件 器件用量大，连线多，成本较高。 68、指令和数据都存于存储器中，计算机如何从时间上和空间上区分它们? 答：通常完成一条指令可分为取指阶段和执行阶段。在取指阶段通过访问存储器可将指令 取出；在执行阶段通过访问存储器

30、可将操作数取出。这样，虽然指令和数据都为0、1代码 形式存在存储器中，但 CPU可以判断出在取指阶段访问存储器取出的0、1代码是指令； 在执行阶段访存取出的 0、1代码是数据。例如，完成 ADD M指令需两次访存：第一次访 存是取指阶段，CPU根据PC给出的地址取出指令；第二次访存是执行阶段，CPU根据IR 的指令中M给出的地址取出操作数。可见，CPU就是根据取指阶段和执行阶段的访存性质 不同来区分指令和数据的。 73、设有一个具有 20位地址和32位字长的存储器，问：(1)该存储器能存储多少个字节的 信息？如果存储器由512kX8位的RAM 芯片组成，需多少片？ 需多少位地址作芯片选 择？

31、解：(I) V 220- IM, A该存储器能存箭的苗息为：列 (2) (1024K/512K) X (32/8) = 8片) (3) 需要1位地址作为芯片选样.(选择两个却2皿32位的存储体) 计算部分 2、机器字长32位，其存储容量为 4MB，若按字编址，它的寻址范围是1M。 容量是4MB，字长32位时，容量就等于 1M字。 按字编址的寻址范围是：00000FFFFFH。 32、 机器字长 64位, 其存储容量为 8MB ,若按字编址，它的寻址范围是， A、 1M B、 1MB C、4MD、4MB 42、 机器字长 16位， 其存储容量为 8MB ,若按字编址，它的寻址范围是， A、 1M

32、 B、1MB C、 4M D、4MB 52、 机器字长 64位, 其存储容量为 64MB，若按字编址，它的寻址范围是 A、 8M B、 8MB C、 16M D、 16MB 62、 机器字长 32位， 其存储容量为 64MB，若按字编址，它的寻址范围是 A、 8M B、 8MB C、 16M D、 16MB 72、 机器字长128位，其存储容量为 128MB，若按字编址，它的寻址范围是 A、 2048M B、2048MB C、 1024M D、1024MB 9、( 2000) 10化成十六进制数是 (7D0) 16 22、 (2001)10化成十六进制数是 (7D1) 16。 34、 某一 R

33、AM芯片，其容量为 512 X8位，考虑电源端和接地端，该芯片引出线的最小数 目应为。 A、21 B、522 C、17 D、19 44、某一 RAM芯片，其容量为 128 XI6位，考虑电源端和接地端，该芯片引出线的最小数 目应为。 A、25 B、23 C、27 D、24 70、某一 RAM 芯片，其容量为 64 X3位，考虑电源端和接地端，该芯片引出线的最小数目 应为。 A、16 B、20 C、17 D、 19 48、定点32位字长的字，采用补码形式表示时，一个字所能表示的整数范围是 31 .3131 ,31 A、-2 2 -1B、-2 -12 -1 313131 Q1 C、-2 +1 2D

34、、-2 2 88、定点64位字长的字，采用补码形式表示时，一个字所能表示的整数范围是 63636363 A、-2 2 -1B、-2 -12 -1 63 *6363 63 C、-2 +1 2D、-2 2 19、某存储器容量为 64KX32位，则 地址线为16根，数据线为32根。 63、某存储器容量为128K X64位，则 地址线为17根，数据线为64根。 100、某存储器容量为 4KX16位，则 地址线为12根，数据线为16根。 49、某主存储器按字节编址，地址线数目为16,这个存储器的容量为64KX8位. 74、某主存储器按字节编址，地址线数目为32，这个存储器的容量为4GX8位. 60、已知

35、X0且凶原=X0.X1X2 - Xn,则凶反可通过 求得。 A、X原各位求反，末位加 1 B、X0外各位求反 C、X0外各位求反末位加 1 D、凶原求反 90、已知X-16，则应满足条件 A、X1X2为0,其他各位任意 B、X1X2为1,其他各位任意 C、X1X2为1, X3X6中至少有一位为 1 D、X1X2为0, X3X6中至少有一位为 1 64、若X补=1,X1X2X6，其中Xi取0或1,若要求X-8，则应满足条件 。 A、X1X2X3为0，其他各位任意 B、X1X2X3为1，其他各位任意 C、X1X2X3 为1 , X4X6中至少有一位为 1 D、X1X2X3为0, X4X6中至少有一

36、位为 1 94、若凶补=1,X1X2X6，其中Xi取0或1,若要求X-32，则应满足条件 A、X1为0,其他各位任意 B、X1为1，其他各位任意 C、X1为1 , X2X6中至少有一位为 1 D、X1为0, X2X6中至少有一位为 1 1、某机器数位，若它代表 -127,则该机器数为 形式，若代表-128，该机器 数又为形式。 22、某机器数位，若它代表-0，则该机器数为 形式，若代表-128，该机器数 又为形式。 4、欲组成一个64KX16位的存储器，当分别选用 2KX4位、4KX8位两种不同规格的芯片进 行扩充，各需和片。 16、欲组成一个16KX16位的存储器，当分别选用 2KX4位、4

37、KX8位两种不同规格的芯片 进行扩充，各需和片。 4、求十进制数-113的原码表示，反码表示，补码表示和移码表示（用 设最高位为符号位，真值为 7位）。 4. 原码 反码 补码 移码 00001111 12、求十进制数-97的原码表示，反码表示，补码表示和移码表示（用 设最高位为符号位，真值为 7位）。 20、求十进制数-33的原码表示，反码表示，补码表示和移码表示（用 设最高位为符号位，真值为 7位）。 28、求十进制数+88的原码表示，反码表示，补码表示和移码表示（用 设最高位为符号位，真值为 7位）。 8位二进制表示，并 8位二进制表示，并 8位二进制表示，并 8位二进制表示，并 8位二

38、进制表示，并 40、求十进制数+99的原码表示，反码表示，补码表示和移码表示（用 设最高位为符号位，真值为 7位）。 8位二进制表示，并 8位二进制表示， 8位二进制表示, 48、求十进制数-94的原码表示，反码表示，补码表示和移码表示（用 设最高位为符号位，真值为7位）。 50、求十进制数-101的原码表示，反码表示，补码表示和移码表示（用 并设最高位为符号位，真值为7位）。 71、求十进制数-128的原码表示，反码表示，补码表示和移码表示（用 并设最高位为符号位，真值为7位）。 27、设总线的时钟频率为 8MHZ，一个总线周期等于一个时钟周期。如果一个总线周期中并 行传送16位数据，试问总

39、线的带宽是多少？ 解：由于：f=8MHz,T=1/f=1/8M 秒，一个总线周期等于一个时钟周期 所以：总线带宽 =16/（ 1/8M）= 128Mbps 34、试述总线带宽的概念。设总线的时钟频率为 16MHZ，一个总线周期等于一个时钟周期。 如果一个总线周期中并行传送32位数据，试问总线的带宽是多少？ 58、设总线的时钟频率为 64MHZ，一个总线周期等于 4个时钟周期。如果一个总线周期中 并行传送8位数据，试问总线的带宽是多少？ 29、写出1100、1101对应的汉明码（按配偶原则）。 37、写出1110、1111对应的汉明码（按配偶原则）。 17.写出1100、1101、1110、11

40、11对应的汉明码。 解：有效信息均为 n=4位，假设有效信息用b4b3b2b1表示 校验位位数k=3位，（2k=n+k+1） 设校验位分别为 c1、c2、c3,则汉明码共 4+3=7位，即：C1c2b4c3b3b2b1 校验位在汉明码中分别处于第1、2、4位 c仁b4 b3 b1 c2=b4 b2 b1 c3=b3 b2 b1 当有效信息为 1100时，c3c2c1=110,汉明码为0111100。 当有效信息为 1101时，c3c2c1=001,汉明码为1010101。 当有效信息为 1110时，c3c2c1=000,汉明码为0010110。 当有效信息为 1111时，c3c2c1=111汉

41、明码为1111111 51、已经接收到下列汉明码，分别写出它们所对应的欲传送代码。 （1）1101001 （按偶性配置），（2）0011001 （按奇性配置） 78、已经接收到下列汉明码，分别写出它们所对应的欲传送代码。 （1）1100000 （按偶性配置），（2）1100010 （按偶性配置） 19.已经接收到下列汉明码，分别写出它们所对应的欲传送代码。 (1) 1100000 (按偶性配置) (2) 1100010 (按偶性配置) (3) 1101001 (按偶性配置) (4) 0011001 (按奇性配置) (5) 1000000 (按奇性配置) (6) 1110001 (按奇性配置)

42、解：(一)假设接收到的汉明码为C1 C2 P1=CT B4 B3 B1 P2=C2 B4 B2 $ B1 P3=C3 B3 B1 (1) 如接收到的汉明码为1100000, P1=1 0 0 0=1 P2=1 0 0 0=1 P3=0 0 0=0 P3P2P1=011，第3位出错，可纠正为 (2) 如接收到的汉明码为1100010, P1=1 0 0 0=1 P2=1 0 1 0=0 P3=0 0 0=0 P3P2P1=001，第1位出错，可纠正为 (3) 如接收到的汉明码为1101001, B4 C3 B3 B2, 按偶性配置则: 1110000,故欲传送的信息为1000。 0100010，

43、故欲传送的信息为0010。 P1=1 0 0 1=0 P2=1 0 0 1=0 P3=1 0 1=0 P3P2P1=000，传送无错，故欲传送的信息为0001。 (二)假设接收到的汉明码为C1 C2 B4 C3 B3 B2,按奇性配置则： P1=C1 B4 B3 $ B1 $ 1 P2=C2 $ B4 $ B2 $ B1 $ 1 P3=C3 $ B3 $ B1 $ 1 (4) 如接收到的汉明码为0011001, P1=0 $ 1 $ 0 $ 1 $ 1=1 P2=0 $ 1 $ 0 $ 1 $ 1=1 P3=1 $ 0$ 1 $ 1=1 P3P2P1=111，第7位出错，可纠正为 001100

44、0，故欲传送的信息为 1000。 (5) 如接收到的汉明码为1000000, P1=1 $ 0 $ 0 $ 0 $ 1=0 P2=0 $ 1 $ 0 $ 0 $ 1=0 P3=0 $ 0$ 0$ 1=1 P3P2P1=100，第4位出错，可纠正为 1001000，故欲传送的信息为 0000。 (6) 如接收到的汉明码为1110001, P1=1 $ 1 $ 0 $ 1 $ 1=0 P2=1 $ 1 $ 0 $ 1 $ 1=0 P3=0 $ 0$ 1 $ 1=0 P3P2P1=000，传送无错，故欲传送的信息为1001。 42、将下列数转化成为规格化浮点数，格式：阶码 1位数符），阶码用移码表示

45、，尾数用补码表示。 55、将下列数转化成为规格化浮点数，格式为：阶码 括 1 位数符）。（1） -10011.101011; （2） +0.0 64、将下列数转化成为规格化浮点数，格式为：阶码 6位（包括1位阶符），尾数10位（包括 （1）+1111.1111; （2） -0.000001111 6位（包括1位阶符），尾数10位（包 6位（包括1位阶符），尾数10位（包 括 1 位数符）。（1） -10001.101000; （2） +0.000001 6、用16k 4位的RAM芯片构成16KX16位的存储器，分析需要多少片，并画出该存储器 的组成逻辑框图。 14、用16k 6位的SRAM芯片

46、构成64KX16位的存储器，分析需要多少片，并画出该存储 器的组成逻辑框图。 22、用16k 位的SRAM芯片构成16K32位的存储器，分析需要多少片，并画出该存储 器的组成逻辑框图。 30、用1k 4位的RAM芯片构成4KX8位的存储器，分析需要多少片，并画出该存储器的 组成逻辑框图。 38、用32k 4位的RAM芯片构成128K 128位的存储器，分析需要多少片，并画出该存 储器的组成逻辑框图。 46、用2k 位的RAM芯片构成8KX16位的存储器，分析需要多少片，并画出该存储器的 组成逻辑框图。 56、用128k 位的RAM芯片构成512KX8位的存储器，分析需要多少片，并画出该存储 器

47、的组成逻辑框图。 62、用16k 64位的RAM芯片构成64KX128位的存储器，分析需要多少片，并画出该存储 器的组成逻辑框图。 70、用2k 4位的RAM芯片构成8KX8位的存储器，分析需要多少片，并画出该存储器的 组成逻辑框图。 80、用8k疋位的RAM芯片构成32KX16位的存储器，分析需要多少片，并画出该存储器 的组成逻辑框图。 61、在异步串行传送系统中，字符格式为：1个起始位、16个数据位、1个校验位、2个终 止位。若要求每秒传送120个字符，试述波特率和比特率的概念，并求传送的波特率和比特 率。 76、在异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、2个终

48、止位。若要求每秒传送 120个字符，试求传送的波特率和比特率。 解：一帧包含：1+8+1+2=12位 故波特率为：（1+8+1+2）*120=1440bps 比特率为：8*120=960bps 54、设主存容量为 512K字，Cache容量为4K字，块长为8。 （1）设计Cache地址格式，Cache中可装入多少块数据？ （2）在直接映射方式下，设计主存地址格式。 （3）在四路组相联映射方式下，设计主存地址格式。 （4）在全相联映射方式下，设计主存地址格式。 72、设主存容量为 2M字，Cache容量为16K字，块长为4。 （1）设计Cache地址格式，Cache中可装入多少块数据？ （2）在

49、直接映射方式下，设计主存地址格式。 （3）在四路组相联映射方式下，设计主存地址格式。 （4）在全相联映射方式下，设计主存地址格式。 79、设主存容量为 256K字，Cache容量为2K字，块长为4。 （1）设计Cache地址格式，Cache中可装入多少块数据？ （2）在直接映射方式下，设计主存地址格式。 （3）在四路组相联映射方式下，设计主存地址格式。 （4）在全相联映射方式下，设计主存地址格式。 解： （1） Cache 容量为 2K 字，块长为 4, Cache 共有 2K/4=211/22=29=512 块, Cache字地址9位，字块内地址为 2位 因此，Cache地址格式设计如下： Cache字块地址（9位） 字块内地址（2位） （2）主存容量为256K字=218字，主存地址共18位，共分256K/4=2 16块, 主存字块标记为 18-9-2=7位。 直接映射方式下主存地址格式如下: 主存字块标记（7位） Cache字块地址（9位） 字块内