QUARTUSII简介

1、2 Quar tus II 开发系统介绍2.1 Quartus II 简介Max+plus II作为Altera的上一代PLD设计软件，由于其出色的易用性而得到了广泛 的应用。目前 Altera已经停止了对 Max+plus II的更新支持。Quartus II是Altera公司继 Max +plus II之后开发的一种针对其公司生产的系列CPLD/PGFA器件的综合性开发软件，它的版本不断升级，从 4.0版到 10.0版，这里介绍的是 Quartus II 8.0 版，该软件有如 下几个显著的特点：1、Quartus II 的优点该软件界面友好， 使用便捷， 功能强大， 是一个完全集成化的可

2、编程逻辑设计环境， 是先进的EDA工具软件。该软件具有开放性、与结构无关、多平台、完全集成化、丰富 的设计库、模块化工具等特点，支持原理图、 VHDL 、VerilogHDL 以及 AHDL （Altera Hardware Description Language ）等多种设计输入形式，内嵌自有的综合器以及仿真器， 可以完成从设计输入到硬件配置的完整PLD设计流程。Quartus II 可以在 XP、 Linux 以及 Unix 上使用，除了可以使用 Tcl 脚本完成设计流 程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中， 易学易用等特点。2、Quartus II

3、 对器件的支持Quartus II 支持 Altera 公司的 MAX 3000A 系列、 MAX 7000 系列、 MAX 9000 系列、 ACEX 1K 系列、 APEX 20K 系列、 APEX II 系列、 FLEX 6000 系列、 FLEX 10K 系列， 支持MAX7000/MAX3000 等乘积项器件。支持MAX II CPLD 系列、Cyclone系列、Cyclone II、 Stratix II 系列、 Stratix GX 系列等。支持 IP 核，包含了 LPM/MegaFunction 宏功能模 块库，用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。此

4、外，Quartus II 通过和 DSP Builder 工具与 Matlab/Simulink 相结合，可以方便地实现各种 DSP 应用系统；支持 Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件 开发、可编程逻辑设计于一体，是一种综合性的开发平台。3、Quartus II 对第三方 EDA 工具的支持对第三方 EDA 工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第 三放 EDA 工具。Altera 的 Quartus II 可编程逻辑软件属于第四代 PLD 开发平台。 该平台支持一个工 作组环境下的设计要求， 其中包括支持基于In ternet的协作设计。

5、Quartus平台与Cade nee、 ExemplarLogic 、 MentorGraphics 、 Synopsys 和 Synplicity 等 EDA 供应商的开发工具相 兼容。改进了软件的LogieLoek模块设计功能，增添了 FastFit编译选项，推进了网络编辑性能，而且提升了调试能力。2.2 Quartus II 8.0 安装步骤（1）双击运行 Quartus II 8.0 文件夹下的文件 Quartus II ，进入安装窗口如图 2.1所 示，请选择 Full/Custom/FLEXlm Server (或 BASELINE/E+MAX )选项开始进行安装。图 2.1 软件

6、安装启动窗口(2) 进入 Web Edition Setup 窗口，点选 Next ，如图 2.2 所示。图 2.2 安装向导启动窗口( 3)进入 Quartus II License Agreement 窗口，点选 I accept item of the licence agreenment,如图 2.3 所示，点选 Next。图 2.3 授权许可协议窗口(4)进入 Customer In formation 窗口，输入名字及公司后，点选Next，如图2.4所示。图 2.4 【 Information 】窗口( 5)进入 Choose Destination Location 窗口， 点击

7、 Browse 可以更改路径， 改好路径 后，点选Next，如图2.5所示。图2.5 选择安装路径(6) 进入 Select Program Folder 窗口，点选 Next，如图 2.6所示。图 2.6 选择程序组(7) 进入Setup Type窗口，选择 complete，点选Next，如图2.7所示。图2.7 选择方式选择(8) 进入 Star Copying Files 窗口，点选 Next，如图 2.8所示 图 2.8 安装设置信息汇总(9) 进入安装窗口，这需要较长时间的等待，如图2.9 所示。(10) 安装完毕后进入如下窗口，请点选 Yes,如图2.10所示。(11) 后会出现

8、如下窗口，紧接着会出现如下窗口，此时安装已完成大部分，请单 击完成,如图 2.11 所示。( 12)先将 sys_cpt.dll 拷贝至下；然后将获得的授权码License.dat 文件拷贝到安装路径下,用记事本打开 X:altera80license.DAT ,将 HOSTID=xxxxxxxxxxxx 全部替换成当前电脑的网卡物理地址, 接下来从 Quartus II 8.0 桌面快捷方式进入程序,在弹出的对话框里会提示选择试用、获得授权码License.dat,然后选择第三个选项即(获得授权码License.dat)，点击OK即可。用Quartus II 软件进行数字系统开发的流程如图2

9、.16所示，包括以下步骤。图2.16 Quartus II设计开发流程（1） 设计输入：包括原理图输入、HDL文本输入、EDIF网表输入、波形输入等几 种方式。（2）编译：先根据设计要求设定编译方式和编译策略，如器件的选择、逻辑综合 方式的选择等；然后根据设定的参数和策略对设计项目进行网表提取、逻辑综合、器件 适配，并产生报告文件、延时信息文件及编程文件，供分析、仿真和编程使用。（3）仿真与定时分析：仿真和定时分析均属于设计校验，其作用是测试设计的逻 辑功能和延时特性。仿真包括功能仿真和时序仿真。定时分析器可通过三种不同的分析 模式分别对传播延时、时序逻辑性能和建立 /保持时间进行分析。（4）

10、 编程与验证：用得到的编程文件通过编程电缆配置PLD，加入实际激励，进 行在线测试。在设计过程中，如果出现错误，则需重新回到设计输入阶段，改正错误或调整电路 后重新测试。2.4 Quartus II工作环境介绍启功 Quartus II，进入单栏图2.17管理器窗口。工具按钮防“,% 皿 图2.17 Quartus I等I管理器窗口24.厂菜单栏J h* 一 I-2.19 所趣19File1宇子菜次次结构显示菜单1)【Fitus II的3菜单除具有文件管理的功能外，还有许多其他选项5如图D Hew., ,vxr丄十nnew tjuaRus（1【New】选项：新建工程或文件其下还有子菜单i【Ne

11、w Quartus II Project 选项图2.20【New】子菜单New Qiuartus II2.20所示。建工程电Desfgn-FiibHi于选项:信息提示计文 文件、VefiiPgHDLl e文本文件、原理文件等 计【Vector Waveform Five 选项： 1 Close Project（2）【Open选项：打开一个文件。（3）【New Project Wizard 选项：示。单击对话框最上第一栏右侧的“”按钮， 按钮，既 二行表示此项工程的工程名，第三行表示顶层Eaportj.Convert ProgramttirLF2! 【New P件，I常用的有理ESAHDE文本文

12、件、vhdl文本EDIF Fielate Mhiht File矢量波形文件。罰四HDL FteIclScnpi FiltVerilog HDL File创建新工程。点击后弹出对话框如图E Menmy FilesJ找到文件夹已存盘的文件I再单击打开 出现如图所示的设置情况。对话框中第一艾件的实体名|一般与工程名相同hroject。可以将设计的电路封装成一个元件符-、恫已may Files行表熔所在小的工作库文件夹，第 igging FtesWizard菜单窗口 SignalTap II Logc Anaer Fie(4)【creat /update选项：生成元件符号A Print Preview

13、&Print.-Ctrl+P-Othei FilesAHDL Include FileBlock Symbol FileChain Description FileSinopsyts Dm細 Consliaints File号,供以后在原理图编辑器下进行层次设计时调用。2) 【 View 】菜单 ：进行全屏显示或对窗口进行切换，包括层次窗口、状态窗口、消 息窗口等。图 2.19【View】菜单3) 【 Assignments 】菜单【Assign ments 】菜单如图 2.21 所示。(1) 【Device】选项：为当前设计选择器件。(2) 【Pin】选项：为当前层次树的一个或多个逻辑功能块

14、分配芯片引脚或芯片内 的位置。(3) 【Timing Ananlysis Setting】选项：为当前设计的 tpd、tco、tsu、fmax 等时间 参数设定时序要求。(4) 【EDA tool setting 】选项： EDA 设置工具。使用此工具可以对工程进行综合、 仿真、时序分析，等等。 EDA 设置工具属于第三方工具。(5) 【Setting】选项：设置控制。可以使用它对工程、文件、参数等进行修改，还 可以设置编译器、仿真器、时序分析、功耗分析等。(6) 【assignment editor】选项：任务编辑器。(7) 【pin planner】选项：可以使用它将所设计电路的I/O弓I

15、脚合理的分配到已设 定器件的引脚上。图 2.21【 Assign 】菜单4) 【 processing 】菜单【processing 】菜单的功能是对所设计的电路进行编译和检查设计的正确性。 (1)【Stop process 】选项：停止编译设计项目。( 2)【 Start Compilation】选项：开始完全编译过程，这里包括分析与综合、适配、装配文件、定时分析、网表文件提取等过程。(3) 【analyze current file 】选项：分析当前的设计文件，主要是对当前设计文 件的语法、语序进行检查。(4) 【compilation report 】选项：适配信息报告，通过它可以查看详

16、细的适配信 息，包括设置和适配结果等。( 5)【 start simulation 】选项：开始功能仿真。( 6)【 simulation report 】选项：生成功能仿真报告。( 7)【compiler tool】选项：它是一个编译工具，可以有选择对项目中的各个文件进行分别编译。(8) 【simulation tool】选项：对编译过电路进行功能仿真和时序仿真。( 9)【 classic timing analyzer tool】选项： classic 时序仿真工具。( 10)【 powerplay power analyzer tool 】选项： PowerPlay 功耗分析工具 。5)

17、 【 tools 】菜单【tools】菜单的功能是(1)【run EDA simulation tool】选项：运行EDA仿真工具，EDA是第三方仿真工具。(2) 【run EDA timing analyzer tool】选项：运行EDA时序分析工具，EDA是第三方仿真工具。(3) 【Programmer】选项：打开编程器窗口，以便对Altera的器件进行下载编程。2.4.2工具栏工具栏紧邻菜单栏下方，如图2.23所示，它其实是各菜单功能的快捷按钮组合区。图2.23 工具栏各按钮的基本功能如下：心 卡壬心 -urn：, -寻唇乜II:建立一个新的图形、文本、波形或是符号文件。保开一前文件，启

18、动惘编彎。吨打印当前文件或窗口内容。将选中的内容剪切到剪贴板。将选中的内容复制到剪贴板。粘贴剪贴板的内容到当前文件中。撤销上次的操作。单击此按钮后再单击窗口的任何部位，将显示相关帮助文档。打开层次显示窗口或将其带至前台。打开平面图编辑器或将其带至前台。打开编译器窗口或将其带至前台。打开仿真器窗口或将其带至前台。打开时序分析器窗口或将其带至前台。打开编程器窗口或将其带至前台。指定工程名。将工程名设置为和当前文件名一样。打开当前工程的顶层设计文件或将其带至前台。保存所有打开的编译器输入文件，并检查当前工程的语法和其他基本错误。 保存工程内所有打开的设计文件，并启动编译器。保存工程内所有打开的仿真器

19、输入文件，并启动仿真器。2.4.3状态栏状态栏位于 MAX+plusll窗口的底部。当用鼠标指向菜单栏的命令或工具栏时，状态栏显示其简短描述，起提示用户的作用。可以通过设置【Options】/【Preferences】选项打开或关闭状态栏2.5 Quartus II 设计入门2.5.1原理图编辑方式原理图是图形化的表示方式，使用元件符号和连线来描述所设计电路，符号通过信 号线连接在一起，构成电路原理图。符号取至器件库，Quartus II提供了丰富的库单元供设计者调用，在mega_lpm库里提供了多种特殊的逻辑宏功能( Macro-Function )以及新型的参数化的兆功能（Mega-Fun

20、ction ）模块，在maxplus2库里提供了几乎所有的74系列的器件，在 primitives库里分别提供缓冲器（buffer ）、逻辑门（logic ）、引脚（pin ）、存储单元（storage ）和其他功能（other ）五类模块。充分利用这些模块 进行设计，可以大大减轻设计者的工作量和成倍地缩短设计周期。下面以一个简单比较器为例，说明原理图设计过程。首先启动Quartus II 。一新建一个工程流程利用Quartus II提供的新建工程指南建立一个工程项目。1）选择菜单命令 File|New Project Wizard , 点击next将弹出如图所示对话框，选择 项目存放目录、填

21、写项目名称，注意项目顶层设计实体名称必须和项目名称保持一 致。可先在电脑中建立工程项目存放的目录如：数字系统设计 原理图设计。工程项目目录 .项目名称 图工程项项基顶层设计实体名称2）完成上述操作后，按Next按钮将会弹出加入文件对话框，如图所示。可以在 File空白处选择添入已存在的设计文件加入到这个工程中，也可以使用User LibraryPath names按钮把用户自定义的库函数加入到工程中使用，完成后按Next按钮进入下一步。图加入文件对话框3） 如图所示是选择可编程逻辑器件对话框，选Yes为手动选择需要的器件，选No则由编译器自动选择。在此对话框可以进行选择选择器件的系列、器件的封

22、装形式、引脚数目和速式、弓I脚数目和速度级别约束可选器件的范围。图选择器件对话框4） 如图询问是否选择其他EDA工具，一般不需要选择其他的EDA工具，因此直接选择NEXT图2.6选择其他EDA工具6）显示由新建工程指南建立的工程文件摘要，在界面顶部标题栏将显示工程名称 和存储路径，如图所示。图2.7新建工程摘要对话框二、编辑设计图形文件1建立原理图文件：执行File-New命令1）设计输入（1）在菜单栏中选择【File】/【New】命令，弹出如图 2.24对话框。图2.8执行File-New命令2.建立原理图文件弹出新建文件对话框如图2.9，然后选择Block Diagram/Schemati

23、c File （流程图和原理图文件）。之后就会出现编辑输入原理图的界面如图所示，随后保存项目。图2.9新建文件对话框编辑输入原理图界面三编辑输入原理图文件1）元件的选择与放置双击鼠标的左键，将弹出 Symbol对话框，或单击鼠标右键，在弹出的选择对话框 中选择Insert-Symbol ，也会弹出该对话框。如图1）插入元件只要符号名称输入所需要的原件的名称，同样的元件可以通过复制和选择重新插入新元件得到，如图元件已放置完成。2）连接各个元件符号把鼠标移置一个元件引脚连接处，单击鼠标左键，移到要与之相连的元件的连接处， 松开鼠标即可连接两个要连的元件如图2.24所示3）设定各输入、输出引脚名双击

24、任意一个in put元件，将会弹出图 2.25所示的引脚属性编辑对话框，在对话框里可以将引脚的名字更换。如下图是已经编辑好的引脚。3 编译设计图形文件执行Process in g/StartCompilatio n,如图2.27进行编译，编译结束后会出现错误和警告提示。单击Timing Analyter/tpd可以查看输出信号对输入信号延时时间报告四时序仿真设计文件1、新建用于仿真的波形文件执行File-New命令，可建立和编辑的文件有三类：器件设计文件Device DesignFiles、软件文件 Software Files 和其他文件 Other Files 。在这里我们选择 Vecto

25、r Waveform File （波形文件）。时间。4、设置输入信号波形先用鼠标左键单击并拖动鼠标选择要设置的区域，单击工具箱中按钮Forci ngHigh（1）则该区域变为高电平。5、进行功能仿真设置输入信号后保存文件，文件名默认，执行Process in g/Startsimulation 命令,f MasterBlaster 下载电缆reate.在原zha n命令将本设计I符号进行仿真，如下图的波形仿真结果即是 五、生成元件符号执行 File-Create/电路封A成一渝存放在本工程目录下，文件名Quartus II 器件编程一、编程硬件与编程模式节鋭的功?能仿真eMv下载电缆Symbol File for Curre nt File件后缀名Altera编程单元APUProgrammer具有四种编程模式：被动串行编程模式( PS Mode)、JTAG编程模式- 调试时使用、主动编程模式(AS Mode)-烧写到专用配置芯片中、插座内编(In-Socket )。1、JTAG编程下载模式此方式的操作步骤主要分为3步：?选择 Quartus n主窗口的 Tools菜单下的 Pro