电工学第15章 触发器和时序逻辑电路

1、 集成触发器是组成时序逻辑电 路的基本部件。 它在某一时刻的输出状态不仅与该 时刻的输入信号有关,还与电路原来的 输出状态有关。 概述 时序逻辑电路的特点：时序逻辑电路的特点： 触发器分为触发器分为: RS触发器、D触发器、 JK触 发器和T触发器。 1 1）具有）具有0 0和和1 1两个稳定状态两个稳定状态。 在触发信号作用下,可以从一种稳定状态转换到另 一种稳定状态。 2 2）具有记忆功能）具有记忆功能。 触发器的状态不仅和当时的输入有关,而且和以前 的输出状态有关,这是触发器和门电路的最大区别。 触发器的特点：触发器的特点： QQ 、两个输出分别记 ; 1 基本RS触发器 特特 点：点：

2、 电路组成电路组成 Q Q S R 两个输入分别记为 。SR、 S、R 均是低电平有效。 1 1）两个输出端 Q、Q 的状态相反； 2）具有两个稳定状态：一个称之0 0态（Q=0 0，Q=1 1） 一个称之1 1态 （Q=1 1， Q=0 0） 3）若外加适当的信号，能实现两种稳态的相互转换。 两个与非门组成， 输出输入交叉连接。 1 0 0 G1 G2 15.1 触发器 G2 G1 G1 G2 G2 Q Q Q Q SD RD RD SD （1）当 SD = 1 RD = 0 时 如果 Qn = 1 Qn = 0 时 则 Qn+1 = 0 Qn+1 = 1 Q 从从1 1态态翻转至翻转至 0

3、 0 态态 如果 Qn = 0 Qn = 1 时 则 Qn+1 = 0 Qn+1 = 1 时 Q 维持维持 0 0态不变态不变 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 RD ：置0端，复位端 工作原理工作原理基本基本RSRS触发器触发器 1 1 1 1 0 0 1 1 1 1 0 0 0 G2 G1 G1 G2 G2 Q Q Q Q SD RD RD SD （2）当 SD = 0 RD = 1 时 如果 Qn = 1 Qn = 0 时 则 Qn+1 = 1 Qn+1 = 0 Q 从从0 0态态翻转至翻转至 1 1态态 如果 Qn = 0 Qn = 1 时 则

4、 Qn+1 =1 Qn+1 = 0 Q 维持态维持态“1”不变不变1 0 1 0 1 0 0 1 1 1 1 1 SD：置1端，或置位端 0 0 0 1 1 0 G2 G1 G1 G2 G2 Q Q Q Q SD RD RD SD （3）当 SD = 1 RD = 1 时 如果 Qn = 1 Qn = 0 时 则 Qn+1 = 0 Qn+1 = 1 如果 Qn = 0 Qn = 1 时 则 Qn+1 = 1 Qn+1 = 0 Q 维持 1态不变 Q 维持 0态不变 当SD RD 保持高电平不变 时，输出端原态不变。 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0 0 0 0

5、 0 0 1 1 0 0 0 0 1 1 1 1 SD RD Q Q G1 G2 1 1 1 1 0 0 0 0 则 Q = 1 Q = 1 此种情况此种情况 1.1.Q与与Q 不符合逻辑相反要求不符合逻辑相反要求; ; 2.2.负脉冲除去时，负脉冲除去时，Q态不确定态不确定.禁止禁止禁止 当 SD = 0 RD = 0 时（4） SD RD Q Q G1 G2 基本 RS 触发器 逻辑状态转换表 SDRDQn+1 0 0 1 1 1 1 置位置位 1 1 0 0 0 0 复位复位 1 1 1 1 Qn 记忆记忆 0 0 0 0 不定不定 禁止禁止 符号 SD RDQ Q SD 置位端置位端

6、RD 复位端复位端 C S R Qn+1 0 0 Qn G3 S CP R G4 G1 G2 RD SD Q Q 0 0 1 1 1 1 1 1 当当CP=0时，时，G3、G4 门被封锁，无论门被封锁，无论S、R端端 加什么信号，它们输出加什么信号，它们输出 全是全是1 1，触发器保持原来，触发器保持原来 状态不变。状态不变。 1 1 0 0 1. 同步同步 RS 触发器触发器 符号 逻辑状态表逻辑状态表 1 1 1 1 0 0 1 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 Qn 禁止禁止 不定不定 G3 与与 G4构成导引控制构成导引控制 电路，电路

7、，CP为控制端。为控制端。 在在CP=1时时,R、S的的 变化才能引起触发器翻变化才能引起触发器翻 转转 。为正脉冲触发正脉冲触发。 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 0 0 0 1 1 1 1 Sd Rd S C R Q Q C 直接直接 置置1 1端端 直接直接 置置0 0端端 C S R 工作波形图工作波形图 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1

8、1 1 1 0 0 1 1 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 不定不定 Q C = 1 1时：逻辑状态表时：逻辑状态表 S R Qn+1 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 Qn 1 1 1 1 不定 Sd Rd S C R Q Q C 2 负边沿触发的JK触发器 所谓边沿触发是指触发器的次态仅由时钟脉冲 的上升沿或下降沿来到时的输入信号决定，在此以 前或以后输入信号的变化不会影响触发器的状态。 正边沿触发： 时钟脉冲的上升沿来到时有效。 负边沿触发： 时钟脉冲的下降沿来到时有效。 边沿触发器的特点边沿触发器的特

9、点： 边沿触发器的分类边沿触发器的分类： 来一个时钟脉冲，触发器翻转一次且只能 翻转一次。 & & (a) 电电路路 Q Q (b) 逻逻辑辑符符号号 SD J C K RD S2 Q2 C2 R2 Q2 从触发器 S1 Q1 C1 R1 Q1 主触发器 1 J CP K DS Q Q DR （1） CP=1时，时，主触发器被打开主触发器被打开，可以接收输入信号，可以接收输入信号J、K，其输出，其输出 状态由输入信号的状态决定；但由于状态由输入信号的状态决定；但由于CP=0，从触发器被封锁从触发器被封锁， 无论主触发器的输出状态如何变化，对从触发器均无影响，即无论主触发器的输出状态如何变化，对

10、从触发器均无影响，即 触发器的触发器的。 （2） 当当CP下降沿到来时，即下降沿到来时，即CP由由1变为变为0时，时，主触发器被封锁主触发器被封锁， 无论输入信号如何变化，对主触发器均无影响，即无论输入信号如何变化，对主触发器均无影响，即在在CP=1期期 间接收的内容被主触发器存储起来间接收的内容被主触发器存储起来。同时，由于。同时，由于CP由由0变为变为1， 从触发器被打开从触发器被打开，可以接收由主触发器送来的信号，可以接收由主触发器送来的信号， 。在。在CP=0期间，由于主期间，由于主 触发器保持状态不变，因此受其控制的从触发器的状态也即触发器保持状态不变，因此受其控制的从触发器的状态也

11、即Q、 Q的值当然不可能改变。的值当然不可能改变。 & & S2 Q 2 C2 R2 Q 2 从触发器 S1 Q 1 C1 R1 Q 1 主触发器 1 J CP K DS Q Q DR & & S2 Q2 C2 R2 Q2 从触发器 S1 Q1 C1 R1 Q1 主触发器 1 J CP K DS Q Q DR 功能功能 & & S2 Q2 C2 R2 Q2 从触发器 S1 Q1 C1 R1 Q1 主触发器 1 J CP K DS Q Q DR 功能功能 & & S2 Q2 C2 R2 Q2 从触发器 S1 Q1 C1 R1 Q1 主触发器 1 J CP K DS Q Q DR 功能功能 & &

12、 S2 Q2 C2 R2 Q2 从触发器 S1 Q1 C1 R1 Q1 主触发器 1 J CP K DS Q Q DR 功能功能 JK QnQn+1 1 0 0 1 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 0 1 1 1 1 0 Qn 0 0 0 0 0 0 1 1 Qn 保持功能保持功能 置置 1 1 功能功能 置置 0 0 功能功能 计数功能计数功能 Qn+1跟随跟随 J变化变化 Qn+1=J Qn+K Qn JK触发器逻辑状态表触发器逻辑状态表 功功 能能 符号符号 J K Qn + 1 功 能 0 0 Qn 记忆记忆 1 0 1 置 1 1 1 Qn 计数计数

13、0 1 0 置 0 JK触发器逻辑状态简化表触发器逻辑状态简化表 随随J变化变化 J C K RD SD Q Q Q J K Qn + 1 功 能 0 0 Qn 记忆记忆 1 0 1 置 1 1 1 Qn 计数计数 0 1 0 置 0 随随J变化变化 J K Qn + 1 功功 能能 JK触发触发 器逻辑器逻辑 状态简状态简 化表：化表： 波波 形形 图图 ： CP RD K J 1 16 15 14 13 12 11 10 9 74LS112 1 2 3 4 5 6 7 8 VCC D1RD2R 2CP 2K 2J D2S 2Q 1CP 1K 1J D1S 1Q 2Q Q2 GND 74LS

14、112芯片中包括两个芯片中包括两个JK触发器，因此也称为双触发器，因此也称为双JK 触发器，采用边沿触发方式。管脚排列图中的触发器，采用边沿触发方式。管脚排列图中的J和和K是控制是控制 信号输入端；信号输入端；Q和和Q是互非的输出端；是互非的输出端；CP是时钟脉冲输入是时钟脉冲输入 端；端；SD、RD是直接置是直接置1端和置端和置0端；字符前面的数字是区分端；字符前面的数字是区分 两个触发器的标志数字。两个触发器的标志数字。 在双稳态触发器中，除了在双稳态触发器中，除了RS触发器和触发器和JK触发器外，根据电触发器外，根据电 路结构和工作原理的不同，还有众多具有不同逻辑功能的触发器。路结构和工

15、作原理的不同，还有众多具有不同逻辑功能的触发器。 根据实际需要，可将某种逻辑功能的触发器经过改接或附加一些根据实际需要，可将某种逻辑功能的触发器经过改接或附加一些 门电路后，转换为另一种逻辑功能的触发器。门电路后，转换为另一种逻辑功能的触发器。D触发器触发器就是这样就是这样 得到的。得到的。 D DS D CP DR Q Q J C K Q Q 1 CP D 触发器的构成及其逻辑符号触发器的构成及其逻辑符号 (a) 电路电路 (b)逻辑符号逻辑符号 3 正边沿触发的D触发器 D 触触发发器器的的功功能能表表 D 1n Q 功功能能 0 0 置置 0 1 1 置置 1 14 13 12 11 1

16、0 19 8 74LS74D 触发器 1 2 3 4 5 6 7 VCC D2R 2D 2CP D2S 2Q Q2 D1R 1D 1CP D1S 1Q Q1 GND nn DQ 1 CP 已知正边沿触发D触发器CP和 D端的波形，试画出输出端Q的波形。 D Q Qn+1=D 0 0 例题例题4.5.14.5.1 T 触发器的功能表触发器的功能表 T 1n Q 功能功能 0 n Q 保持保持 1 n Q 翻转翻转 T DS T CP DR Q Q J C K Q Q CP T 触发器的构成及其逻辑符号触发器的构成及其逻辑符号 (a) 电路电路 (b)逻辑符号逻辑符号 具有具有和和两两 种功能。如

17、果让种功能。如果让T触发器的输入触发器的输入 恒为恒为1，则，则T触发器就成为触发器就成为 ，显然，显然，只具有只具有 一种功能。一种功能。 4 T 触发器 15.2 15.2 时序逻辑电路时序逻辑电路 15.2.2 计数器 15.2.3 时序逻辑电路的 分析方法 概述 15.2.1 寄存器 时序逻辑电路的特点： 时序逻辑电路是由触发器和组合逻辑电路组成的。 时序逻辑电路的输出不仅与当前的输入状态有 关，而且与电路原来状态(触发器的状态）有关。 所谓”时序”是指电路的状态与时间顺序有密 切 的关系。 时序逻辑电路分为： 同步时序逻辑电路和异步时序逻辑电路。 概述 15.2.1 寄存器 寄存器用

18、来暂时存放参与运算的数寄存器用来暂时存放参与运算的数 据和运算结果。一位触发器可寄存一位据和运算结果。一位触发器可寄存一位 二进制数，存多少位数，就用多少个触二进制数，存多少位数，就用多少个触 发器。发器。 寄存器分为数码寄存器和移位寄存器。 由由D D触发器构成的四位数码寄存器触发器构成的四位数码寄存器 寄存二进制数：1011 1011 清零寄存 0 00 00 00 0 特点：并行入并行出 1 10 01 11 1 D F3 D F2 D F1 D F0 Q3 Q2Q1Q0 d0d1d2 d3 RD CP 0 01 11 11 1 Q J F3 Q Q J F2 Q Q J F1 Q Q

19、J F0 Q K K K K 移位寄存器 移位寄存器具有存放数码和移位的功能 单向移位寄存器 1 1 Q0 Q1 Q2Q3 D RD CP 寄存二进制数：1011 0000 1011 寄存 1 1 24 特点：串行入、并行或串行出 清零 1 1 12 2 2 01 3 3 3 011 1 4 4 4 0 01 11 1 双向移位寄存器 1 FA 1 & D QA FB 1 & D QB FC 1 & D QC FD 1 & D QD CP M DR DL 位位 移移 控控 制制 端端 右移串行输入端右移串行输入端 功能：功能：数码既可以左移，也可以右移。 左移串行输入端左移串行输入端 (a)

20、引引脚脚排排列列图图 16 15 14 13 12 11 10 9 74LS194 1 2 3 4 5 6 7 8 VCC QA QB QC QD CP S1 S0 Cr DR A B C D DL GND S1 S0 DL 74LS194 Q0 Q1 Q2 Q3 (b) 逻逻辑辑功功能能示示意意图图 A B C D CR CP DR 15.2.2 计数器 计数器是计算机及各种数字逻辑系 统的基本部件之一，它能累计输入脉冲数 目或根据控制脉冲节奏进行加减法计数。 计数器分为两大类： 同步计数器 异步计数器 CP RD 1. 二进制计数器 异步二进制加法计数器异步二进制加法计数器 （四位） 0

21、00 00 00 0 1 1 01 1 1 1 0 00 01 1 0 00 0 0 00 00 0 0 0 1 1 0 00 0 计数工作波形图：计数工作波形图： 特点：特点：结构简单，但各触发信号逐级传递，计数速度慢。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Q0 Q1 Q2 Q3 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 00 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 Q0 Q1 Q2 Q3 CP D C D C D C D C Q Q Q Q Q Q Q Q F0 F1 F2 F3 RD CP Q0 Q1 Q2

22、Q3 F0每输入一个时钟脉冲翻转一次。每输入一个时钟脉冲翻转一次。 F1在在Q0由由1变变0时翻时翻 转，转， F2在在Q1由由1变变0时翻转，时翻转， F3在在Q2由由1变变0时翻转。时翻转。 Q0 Q1 Q2 CP D C D C D C Q Q Q Q Q Q F0 F1 F2 RD CP Q0 Q1 Q2 F0每输入一个时钟脉冲翻转每输入一个时钟脉冲翻转 一次，一次， F1在在Q0由由1变变0时翻转，时翻转， F2在在Q1由由1变变0时翻转时翻转。 同步四位二进制加法计数器同步四位二进制加法计数器 Q3 J F3 K Q3 Q2Q1 Q0 Q2 J F2 K Q1 J F1 K Q0

23、J F0 K RD C J0 = K0 = 1 1，J1 = K1 = Q0， J2 = K2 = Q0Q1，J3 = K3 = Q0Q1Q2， 工作过程： 清零 计数 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 00 0 0 0 0 0 1 10 0 0 0 0 0 1 1 1 1 输入输出逻辑状态对应关系表输入输出逻辑状态对应关系表 Q3 Q2 Q1 Q0 J0 = =K0= =1 1 J1= =K1= =Q0 J2 = =K K2 2= =Q0 Q1 J3 = =K3= =Q0 Q1Q2 0 0 0 00 0 0 0 1 1 1 1 0 0

24、0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 00 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 00 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 00 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0

25、 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 0 0 0 0 0 0 特点：特点：各触发器同步动作 选用选用4个个CP下降沿触发的下降沿触发的JK触发触发 器器F0、F1、F2 、F3。 F0：每来一个：每来一个CP计数脉冲翻转一次；计数脉冲翻转一次； 1 00 KJ F2：在：在Q0 和和Q1都为都为1时，再来一个计数脉时，再来一个计数脉 冲才翻转；冲才翻转； 0122 QQKJ F3：在：在Q0、Q1和和Q2都为都为1时，再来一个时，再来一个 CP计数脉冲才翻转，但在第计数脉冲才翻转，但在第10个脉冲到来个脉冲到来 时时Q3应由

26、应由1变为变为0； 0123 QQQJ 、 03 QK F1：在：在Q0为为1时，再来一个时，再来一个CP计数脉冲计数脉冲 才翻转，但在才翻转，但在Q3为为1时不得翻转；时不得翻转； 031Q QJ 、 01Q K CP Q0 Q1 Q2 Q3 030123 0122 01031 00 , , 1 QKQQQJ QQKJ QKQQJ KJ Q0 Q1 Q2 Q3 1 CP J C K J C K J C K & & J C K & & Q Q Q Q Q Q Q Q F0 F1 F2 F3 RD Q0 Q1 Q2 Q3 CP J C K J C K J C K J C K & Q Q Q Q

27、Q Q Q Q F0 F1 F2 F3 RD 16 15 14 13 12 11 10 9 74LS161 1 2 3 4 5 6 7 8 UCC CO QA QB QC QD T LD Cr CP A B C D P GND Cr=0时异步清零。时异步清零。 Cr=1、LD=0时同步置数。时同步置数。 Cr=LD=1且且CP=P=1时，按时，按4位自然二进制码同步计数。位自然二进制码同步计数。 Cr=LD=1且且CPTCPP=0时，计数器状态保持不变。时，计数器状态保持不变。 1 1 & 1 (a) 用用异异步步清清零零端端 CR 归归零零 (b) 用用同同步步置置数数端端 LD 归归零零

28、74LS161 Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP CP & 1 74LS161 Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP CP 分析电路的组成； 写出组合逻辑电路对外输出的逻辑表达式； 写出各个触发器输入端的逻辑函数表达式； 4.2.34.2.3 时序逻辑电路的分析方法 把各个触发器输入端的逻辑函数表达式代入 触发器的特性方程，得出各触发器的状态方程 根据状态方程和输出方程，列出逻辑状态表， 画出波形图，确定该时序电路的状态变化规则 和逻辑功能。 分析时序逻辑电路的步骤： 分析图示时序逻辑电路的

29、功能。（设初分析图示时序逻辑电路的功能。（设初 始状态始状态 Q2 Q1Q0 = 011011） Q2 Q2 Q1 Q1 Q1Q0 Q0 Q2 J2K2J1K1J0K0 S SR CP 预置预置 状状 态态 转转 换换 表表 解：解：输入端驱动方程为： 则状态方程为： Q0 n+1 = Q2 n Q1 n+1 = Q0 n Q2 n+1 = Q1 n 依状态转换表分析， 该电路为一顺序脉冲发顺序脉冲发 生电路。生电路。 J0 = Q2 n ， K0= Q2 n J1 = Q0 n ， K1= Q0n J2 = Q1 n ， K2= Q1 n Q n+1 = JQ n + KQ n 例例4.2.

30、1 Q0 1 11 代入JK触发器特性方程 Q2 nQ2 n+1Q1 n+1Q1 nQ0 nQ0 n+1 现现 态态次次 态态 0 0 1 1 1 11 1 1 1 0 0 1 1 1 1 0 01 1 0 0 1 1 0 0 1 1 11 1 0 0 1 1 15.315.3 应用举例应用举例 15.3.1 555定时器 15.3.2 9位数字密码锁电路 15.3.3 带数字显示的七路抢答器 VA VB UCC GND + + C1 + + C2 Q QRD SD 5K 5K 5K T 5 2/3 UCC2/3 UCC1/3 UCC01 1/3 UCC11 2/3 UCC2/3 UCC 0

31、1 1 0 1 Q=0 on 1 Q QRD SD T (grand) uC R1 ui + +C1 + + C2 Q QRD SD 5K 5K 5K VA VB T 1 3 4 8 (reset) uO 6 5 2 7 1 10 1 Q=1 off 0 2/3 UCC 1 0 1 0 Q=1 0 1 0 1 1 0 Q=0 ui t uC t uO t tp =RC ln3=1.1RC 2/3UCC What is a monostable multivibrator? With one stable state Normally in its stable state,to change

32、to its unstable state only when triggered Once triggered,to remain in its unstable state for a predetermined length of time and then return to its stable state automatically UCC + + C1 + + C2 Q QRD SD . . . 5K 5K 5K VA VB T 1 3 2 4 5 6 7 8 (grand) uO 0 1 1 1 0 0 2/3 UCC RD=1 SD=0 . . uC R1 R2 . + charge discharge 1 1/3 UCC 48 5 6 2 7 1 3 +U