5大规模数字集成电路习题解答

1、自我检测题1在存储器结构中，什么是“字”什么是“字长”，如何表示存储器的容量解：采用同一个地址存放的一组二进制数，称为字。字的位数称为字长。习惯上用总 的位数来表示存储器的容量，一个具有n字、每字m位的存储器，其容量一般可表示为nX m位。2. 试述RAM和ROM的区别。解：RAM称为随机存储器，在工作中既允许随时从指定单元内读出信息，也可以随时 将信息写入指定单元，最大的优点是读写方便。但是掉电后数据丢失。ROM在正常工作状态下只能从中读取数据，不能快速、随时地修改或重新写入数据， 内部信息通常在制造过程或使用前写入，3. 试述SRAM和DRAM的区别。解：SRAM通常采用锁存器构成存储单元

2、，利用锁存器的双稳态结构，数据一旦被写 入就能够稳定地保持下去。动态存储器则是以电容为存储单元，利用对电容器的充放电来 存储信息，例如电容器含有电荷表示状态1,无电荷表示状态 0。根据DRAM的机理，电容内部的电荷需要维持在一定的水平才能保证内部信息的正确性。因此，DRAM在使用时需要定时地进行信息刷新，不允许由于电容漏电导致数据信息逐渐减弱或消失。4. 与SRAM相比，闪烁存储器有何主要优点解：容量大，掉电后数据不会丢失。5用ROM实现两个4位二进制数相乘，试问：该 ROM需要有多少根地址线多少根 数据线其存储容量为多少解：8根地址线，8根数据线。其容量为 256 X 8。6. 简答以下问题

3、：(1) CPLD和FPGA有什么不同FPGA可以达到比 CPLD更高的集成度，同时也具有更复杂的布线结构和逻辑实现。FPGA更适合于触发器丰富的结构，而CPLD更适合于触发器有限而积项丰富的结构。在编程上FPGA比CPLD具有更大的灵活性；CPLD功耗要比FPGA大；且集成度越高越明 显；CPLD比FPGA有较高的速度和较大的时间可预测性，产品可以给出引脚到引脚的最大延迟时间。CPLD的编程工艺采用 E2 CPLD的编程工艺，无需外部存储器芯片，使用简单， 保密性好。而基于 SRAM编程的FPGA其编程信息需存放在外部存储器上，需外部存储器 芯片，且使用方法复杂，保密性差。(2 )写出三家C

4、P LD/F PGA生产商名字。Altera , lattice , xilinx, actel7. 真值表如表所示，如从存储器的角度去理解，AB应看为 地址，F0F1F2F3应看为数 据。表ABF1F2F3000101011010100111111110&一个ROM共有10根地址线，8根位线(数据输出线)，则其存储容量为A. 10X 8B. 102x 8C. 10X 82D. 210X 89为了构成 4096 X8的RAM,需要 片1024 X2的RAM。A. 8 片B. 16 片C. 2 片 D. 4 片10.哪种器件中存储的信息在掉电以后即丢失.D. PALA. SRAM B. UVEP

5、ROMC. 曲ROM11. 关于半导体存储器的描述，下列哪种说法是错误的_A. RAM读写方便，但一旦掉电，所存储的内容就会全部丢失B. ROM掉电以后数据不会丢失C. RAM可分为静态 RAM和动态 RAMD.动态RAM不必定时刷新12. 有一存储系统，容量为 256KX 32。设存储器的起始地址全为 0，则最高地址的十 六进制地址码为 3FFFFH o13. PAL是一种的可编程逻辑器件。A.与阵列可编程、或阵列固定的B.与阵列固定、或阵列可编程的C. 与、或阵列固定的D.与、或阵列都可编程的1.现有如图所示的 4X 4位RAM若干片，现要把它们扩展成8X 8位RAM。(1) 试问需要几片

6、 4X 4位RAM(2) 画出扩展后电路图(可用少量门电路)。Ao D3 D2 D1 D0A14X 4 RAMCS解：(1)用4 X 4位RAM扩展成8 X 8位RAM时，需进行字数和位数扩展，故需要 4 片4X 4的RAM(2) 扩展后电路如图：发出相应读或写的控制信号，最后才能在数据总线上进行信息交流。现有256X 4位的RAM二片，组成一个页面，现需 4个页面的存储容量，画出用 框图，并指出各个页面的地址分配。解：电路连接图如图所示。从左到右四个页面的地址为：256 X 4位组成1KX 8位的RAMA0A7ROM点阵000H0FFH, 100H1FFH, 200H2FFH, 300H3F

7、FH。D6D7D4D5D2d3DO3. 试用4 X 2位容量的ROM实现半加器的逻辑功能，并直接在图中画出用 图实现的半加法器电路。图SCiSCiALn与 逻辑 阵rTL列或逻爹辑阵列SCiCi AB所以ROM点阵图如图所示。4. 用EP ROM实现二进制码与格雷码的相互转换电路，待转换的代码由l3|2|i|o输入,转换后的代码由 O3O2O1O0输出。X为转换方向控制位，当 X=0时，实现二进制码到格雷码 的转换；当X=1时，实现格雷码到二进制码的转换。试求：（1）列出EPROM的地址与内容对应关系真值表；（2） 确定输入变量和输出变量与ROM地址线和数据线对应关系。解：真值表为：X|3|2

8、|1|003O2O1O0000000000000010001000100011000110010001000110001010111001100101001110100010001100010011101010101111010111110011001010011011011011101001011111000100000000100010001100100011100110010101000111101010110101100100101110101110001111110011110110101100110111101111001000111011001111101011111111010

9、输入变量和输出变量与 ROM地址线和数据线对应关系如图所示:32 X 4 RAMX I3I2 I1I0 一A4A3A2A1AoD3D2D1Do=。3-。2-。1-。05. 试分析如图所示 PLA构成电路。写出Fi、F2的逻辑表达式。J-5*trcW-k2FrJ/IJLh. k、zH-LJkABC& &FiF2解：F1 AC ABC ABCF2 ABC ABC6. 试分析如图所示电路。(1 )列出时序PLA的状态表和状态图(2)简述该时序P LA的逻辑功能。CP解:(1)根据电路图写出各触发器驱动方程JoQ2nQin , Ko iJ1QonKi Q2n QonJ2QinQon ,K2Qin写出各

10、触发器状态方程QonJo QoK7Q0nQ2n QonQin QonQinJiQinKlQinQinQon Q2nQinQonQ2nJ2Q2nK7Q2nQ2nQinQon Q2nQin列出状态表(5)功能：同步七进制加法计数器。Q2nQinQ0nCPQ2n+iQin+iQn+i000J00i00iJ0i00i0J0ii0iiJi00i00Ji0ii0iJii0ii0J000iiiJ0007. 试分析如图所示由PLA实现的时序电路，列出状态转换表，简述该时序电路的逻辑功能。DCHE1DTC1Q2CP图解(1)根据电路图写出各触发器状态方程：亠n 1Q2c n c nQ1 Qon 1nnQ1Q1QoQon 1Q2n Qon亠 n 亠 nQ2 Qi QoXQ2 QoXQ0n(2)根据特性方程列出状态真值表，如表所示。XQ2nQ1nQonQ2n+1Q1n+1Q0n+1XQ2nQ1nQonQ2n+1Q1n+1Q0n+10000001100000100010101001010001001110100110011100101110001001011100000010100011010000110111111001001110011111100(3) 状态转换图由状态真值表可得电路在 X= 0与X= 1时的状态转换图，如图所示。200（4 ）逻辑功能当X=0时，该时序电路为