A980芯片技术工作总结报告

1、A980智能卡及智能密码钥匙芯片技术工作总结报告北京天一集成科技有限公司BEIJING AONE INTEGRATION CO., LTD、A980 芯片概述 1二、项目研制的背景和意义 22.1 智能卡应用领域 22.2 智能密码钥匙应用领域 42.3 国外技术发展 42.3.1EMV 迁移 42.3.2国外相关技术发展 52.3.3国外金融 IC 卡产品市场调研 6国内技术发展 72.4三、芯片主要研制过程 93.13.23.3第一阶段： 第二阶段： 第三阶段：把 0.25 微米工艺的向 0.18 微米移植，型号为 A980 第二版设计 9新版开发系统设计 10A9809四、技术方案和技术

2、路线10101112六、芯片功能及工作原理144.1 A980 芯片设计原则4.2 关键技术及创新点4.3 芯片研发的技术路线4.4 主要功能模块设计和使用情况 13五、逻辑框图 146.1 32 位 RISC CPU146.1.1 功能概述 14内部结构 16 内部寄存器 16 存储器 16 寻址方式 16 端口操作 176.1.2 CPU 引脚 156.1.36.1.46.1.56.1.66.1.76.1.3 ALU 标志位 18堆栈指针寄存器 RSP19 操作指令 指令周期 接口时序 中断处理6.1.9 指令指针寄存器 RIP186.1.10191920206.1.116.1.126.1

3、.136.1.146.2 公钥算法加速引擎 216.2.1 公钥算法概述 216.2.2 超长字宽处理技术在模乘运算中的优势 226.2.2 模乘 ASDSP 的硬件设计 236.2.4 模乘序列的高速调度 236.2.5 乘法器硬件的逻辑结构 246.3 随机数发生器 246.3.16.3.26.3.36.3.46.3.56.3.66.3.7真随机数发生器的作用 24 真随机数发生器应当满足的两个基本要求 25 真随机数发生器的一般原理 25 采用运算放大器的不足之处 25 振荡器计数器方案的不足 25 天一集成采用的振荡器、 A/D 变换器方案 26 真随机数发生器的模型框图 26266.

4、3.8 真随机数发生器的结构框图：6.3.9 真随机数发生器的预测性能指标 266.4 RAM276.4.1 概述 276.4.2 端口说明6.4.3 内部框图6.5 ROM276.5.16.5.26.5.36.5.4概述 27 端口说明 引脚说明 内部结构27272728286.6 UART 接口 286.6.1 UART 功能描述 286.6.2 端口说明 286.7 ISO-7816 接口 296.7.1 7816 功能描述 29 6.7.2 端口说明 296.8 USB 接口:296.9 SM1 密码算法模块 30 6.10 SSF33 密码算法模块 31 6.11 安全检测防护模块

5、31 6.12 物理版图设计 31七、芯片封装及管脚定义 317.1 A980 芯片封装引脚图 317.2 A980 芯片实物图 33八、技术指标 33九、典型应用模式349.1 作为智能密码钥匙芯片的典型应用电路（普通型）9.2 作为智能密码钥匙芯片的典型应用电路（增强型）3434十、典型应用流程3410.1 USB 通讯接口 3410.2 IC 卡（ ISO 7816）接口 3510.3 UART 串行通讯接口 3510.4 SSF33 密码算法加速引擎 3610.5 RSA 公钥密码算法加速引擎 3610.6 SM1 密码算法引擎 3710.7 硬件 CRC 校验算法加速引擎 3710.

6、8 真随机数发生器 37一、数据通讯及密码算法接口函数 3711.1 FLASH 操作函数 3738383838383911.2 SM1 加解密操作函数11.3 SMS4 加解密操作函数11.4 SSF33加解密操作函数11.5SM3 加解密操作函数11.6SM2 加解密操作函数11.7RSA 加解密操作函数3911.8 随机数操作函数 3911.9 看门狗定时器操作函数11.10USB 通讯接口函数 4011.11UART 通讯接口函数 401 1 . 1 2 SPI_FAST 通讯接口函数 4011.13GPIO 接口函数 4011.14 STRING 接口函数 4111.15 PRINT

7、F 接口函数 411 1 . 1 6 W25X80 接口函数 411 1 . 1 7 LCD（1 28*64 无字库 ）接口函数 4111.18LCD（64*32 带字库 ）接口函数 42十二、芯片研制经费 42、A980芯片概述天一集成A980智能卡及智能密码钥匙芯片是A780芯片的升级产 品，进一步增加了功能、提升了性能、降低了成本。该芯片以天一集 成公司自主研发的32位RISC CPU为核心处理器，内置公钥（SM2 RSA ECC、分组（SM1 SMS4 SSF33 禾口散列（SM3 SHA-1 SHA-256） 等三类多种密码算法加速引擎。芯片配置了8KB SRAM 256KBFLAS

8、H存储器和USB GPIO UART SPI、ISO7816等通讯接口，具有成本低、 功耗小、功能多和速度快的优异特性，综合性价比与国内外同类技术 产品相比具有比较竞争优势。该芯片可应用于智能卡、智能密码钥匙（USB KEY、RF-SIM SD-KEY读卡器、加密卡等多种安全产品。A980芯片内置自主研发的超低功耗 32位CPU主频24M采用 0.18微米生产工艺，规模为260万MOS管（其中未包括FLASH等外 部IP在内）。采用TSSOP 24却封装。芯片工作电压 2.7V5.5V，平 均工作电流为4mA计算公钥密码算法时最大峰值电流 16mAA980芯片主要生产指标如下表：项目生产指标或

9、参数内置处理器32 位 RISC CPU外部时钟输入2/4MHz内部工作主频12/48MHZ生产工艺中芯国际O.18umCMOS集成规模260万MOS管（未包括Flash等外部IP在内）芯片引线24条平均功耗4mA最大峰值功耗16mAIC卡封装标准8引线USB KEY封装TSSOP2或 LQFP64、项目研制的背景和意义本项目面向的应用领域为高端智能卡和智能密码钥匙市场。2.1智能卡应用领域根据欧洲供应商协会 Eurosmart的统计，20XX年全球高端智能 卡的出货量达12.5亿，而20XX年高达14.9亿。其中最大的需求来 自手机SIM卡、银行卡和零售卡市场。金融IC卡市场占据IC卡高端市

10、场的近90%随着EMV迁移计划 的推进，Visa、Master、JCB等主要支付财团在 20XX年以前将98% 的磁卡替换为IC卡；据预测，未来几年，中国IC卡市场占有份额最 大的几个领域的发展趋势为：银行卡20XX年3月15日，中国人民银行发布中国人民银行关于推进金融IC卡应用工作的意见（以下简称意见），决定在全国范围内正式启动银行卡芯片迁移工作，在“十二五”期间全面推进金融IC卡应用，以促进中国银行卡的产业升级和可持续发展。意见就金融IC卡受理环境的改造和商业银行金融IC卡的发行提出了时间表，见表。表:金融IC卡受理环境的改造和商业银行金融IC卡的发行时间表时间受理环境改造情况20XX年6

11、月底前直联P0S（销售点终端）能够受理金融IC卡20XX年底全国性商业银行布放的间联 POS能够受理金融IC卡20XX年底前ATM（自动柜员机）能够受理金融IC卡20XX 年所有受理银行卡的联网通用终端都能够受理金融IC卡时间发行情况20XX年6月底前工、农、中、建、交和招商、邮储银行应开始发行金融IC卡20XX年 1月1日起全国性商业银行均应开始发行金融IC卡20XX年 1月1日起在经济发达地区和重点合作行业领域，商业银行发行的、以人 民币为结算账户的银行卡均应为金融IC卡目前我国已明确提出了金融IC卡迁移的日程。截止到20XX年末，20XX年初我国市面发行了约24亿张银行卡（其中仅900万

12、张金融IC卡），在未来若干年内金融IC卡将全面替代磁条卡，这个迁移过程在提高我国金融IC卡安全性的同时，必将创造巨大的经济效益和社会效益。在已发行的24亿张磁条卡中，若以20亿张卡为基数，进行磁条卡向IC卡的迁移，每张IC卡以10元计，则现有银行卡存量市场的改造就有200亿元的空间。此外按照近年我国银行卡每年10%20%的增速计算，每年自然增长的银行卡需求约为 3亿张；依据经验，存量卡的年换卡率约为8%,则每年可新增1.5亿张银行卡；合计年增加约4.5亿张，如全为银行IC卡，则每年约有45亿元的市场需求。社保卡我国社保卡20XX年发卡1470万张，到2011已累计发卡1亿张。 “十二五”规划提

13、出，到“十二五”末期，“全国统一的社会保障卡 发放数量达到8亿张，覆盖60%人群”。为了保障社保卡的高安全性， 人社部统一规范，社保卡全部采用接触式CPU#，实行全国统一的密 钥管理体系。也就是说，8亿公民五年内拥有社保卡。除去已经发放 的1亿张社保卡，对集成电路企业意味着一年要供应1.4亿颗社保卡 -I-P lK 心片。基于高端智能卡具有很好的发展空间， 本项目的目标之一是研发 满足高端智能卡需求的密码算法芯片。2.2 智能密码钥匙应用领域智能密码钥匙（以下称 USB KEY相对于智能卡来说属于新兴市 场，但近年来发展非常迅速。 随着互联网和电子商务的发展， USBKEY 作为网络用户身份识

14、别和数据保护的 电子钥匙 ，专门用于存储秘密 信息，是数字证书的最佳载体。由于 USB Key 本身作为密钥存储器，其自身的硬件结构决定了 用户只能通过厂商编程接口访问数据，这就保证了保存在USBKey 中的数字证书无法被复制，并且每一个 USBKey都带有PIN码保护，这 样USBKey的硬件和PIN码构成了可以使用证书的两个必要因子。如 果用户PIN码被泄漏，只要保存好USBKey的硬件就可以保护自己的 证书不被盗用，如果用户的USBKey丢失，获得者由于不知道该硬件 的PIN码，也无法盗用用户存在 USBKey中的证书。与PKI技术的结 合使USBKey的应用领域从仅确认用户身份，到可以

15、使用数字证书的 所有领域。USB Key目前已经成为电子政务和电子商务领域最为流行的身份 认证方式，被广泛应用于企业网上银行、金融证券交易管理、数字签 名、电子商务交易等领域。具不完全统计，20XX年，国内市场USBey 的销量已经达到 500 万只以上，而且还在以每年扩大 50以上的速 度增长。本项目的目标之一是面向 USEKEY市场，研发一款只需单芯片即 可完成USB KEY功能的密码算法芯片。2.3 国外技术发展2.3.1 EMV 迁移以欧洲为代表的一些发达国家和地区很早就认识到了金融卡将由磁条卡向 IC 卡迁移的趋势。 为了在金融 IC 卡支付系统中建立卡片和终端接口的统一标准， 使得

16、在此体系下所有的卡片和终端能够互通互用，并大大提高银行卡支付的安全性，减少欺诈行为，欧洲支付(Europay)、万事达(MasterCard)及维萨(Visa)三方共同制定了一套基于集成电路卡的金融支付标准。EMV2000 是框架性约束，我国也基于国情制定了兼容 EMV2000的PBOC2.0标准。2.3.2国外相关技术发展目前,国外以欧洲为主的一些发达国家和地区金融 IC 卡在安全性和普及率方面领先于我国金融IC卡的现有研发和应用水平。NXP、Infineon 金融 IC 卡芯片产品代表了当前国际上智能卡芯片的最高科技水平，应用范围最广，销售规模最大。这些芯片产品广泛的应用于EMV支付、电子

17、钱包、社保、数字签名、ID (Identity)验证和GSM等领域。因此，下文以 NXP、 Infineon 的产品为例，分析当前国外主流金融 IC 卡芯片的技术水平。NXP典型的金融IC卡芯片产品为P5CD系列，该系列产品采用Secure_MX51 处理器技术，可支持接触式、非接触式、双界面接口。P5CD 系列芯片支持 RSA/ECC 及 3DES 算法，外部时钟频率为1MHz10MHz ,内部时钟频率最高达 60MHz ,供电电压范围为1.6V5.5V，工作温度范围为-25C 85C。主要应用于电子签证、身份证、医保卡、安全设备、手持设备和 JAVA 卡等。Infineon 应用于金融 I

18、C 卡的主打产品有 SLE66、 SLE77、 SLE78和 SLE88 四大系列： SLE66 是 Infineon 市售智能卡的主力产品，使用8位或16位CPU,支持3DES、AES分组算法和 RSA、ECC公钥算法， 外部时钟频率为 1MHz7.5MHz ， 内部时钟频率是1MHz33MHz，供电电压范围为1.65V5.5V，工作温度范围为-25C85C。两家公司具有代表性产品的参数对比见表公司CPU (bit)产品推出 时间3DES(us)RSA(1024)(ms)ROM (KB)RAM (KB)EEPROM (KB)NXP8P5CD系列2011/340302647.51680Infi

19、neon8/16SLE66系列2007/115.312424-2442643216SLE77系列2008/1128224/22883614416SLE78系列2008/11224/22883614432RISCSLE88系列2010/11166160/29216/32FLASH : 352660表:当前主流产品的关键参数对比表233.国外金融IC卡产品市场调研20XX年，中国人民银行调查和统计得到以下数据： 全球已经实施或计划实施银行卡芯片化迁移的国家和地区超过了30个，发行符合EMV2000标准的金融卡近2亿张，布放符合EMV2000标准的终端超过200万台。欧洲和亚太地区走在全球的前列，其

20、中欧洲全面启动了迁移计划，20XX年底已有50%的卡片符合了 EMV2000标准,20XX年VISA和MasterCard在欧洲启动风险转移政策，从20XX年开始,所有 Visa和MasterCard品牌的IC卡都必须符合 EMV2000标准;亚太区也有10多个国家和地区启动了 EMV迁移计划，其中日本、韩国、马来西亚和中国台湾地区正在进行全国、地区性的迁移。香港、新加坡、澳大利亚、新西兰已经进行了试点或部分启动了迁移，亚太区的其它国家/地区（包括中国）都在进行芯片化迁移评估或准备。目前亚太区EMV卡片发行量和终端布放量都约占总的卡片和终端的56%,且每年都以近100%增量增长。美国也在关 注

21、 EMV 迁移的动向， 在小额零售业积极推广符合 EMV2000 规范的 非接触式金融 IC 卡。截至 20XX 年 6 月底,全球发行符合 EMV2000规范的银行卡7亿张（其中VISA卡3.35亿张，MasterCard卡3.45 亿张），符合EMV2000规范的POS终端800万台。英法两国发展最 为迅速,已于 20XX 年完成迁移。因此银行卡芯片化已经并且还将 持续对全球银行卡产业产生重大影响,成为国际银行卡产业发展的 必然趋势。国外以欧洲为代表的一些发达国家和地区金融IC卡已经逐步替代磁条卡成为市场上占主导地位的金融 IC 卡,得到了广泛的应用。欧洲、亚太及中国最近几年符合 EMV

22、迁移标准的智能 IC 卡发卡数 量情况如下图所示。图: 欧洲、亚太和中国符合 EMV 迁移标准的银行卡发卡数量估算2.4 国内技术发展我国的 IC 卡产业及应用始于 20世纪 90年代初,是伴随着政府 启动的“金卡工程”而发展起来的,至今已有十多年的历史。在此期 间,我国的 IC 卡产业及应用从无到有、从小到大,迅速走过了启动 阶段，发展速度惊人。我国已经成为IC卡产业大国，但远非IC卡强 国。一方面，目前国内各种应用的智能卡使用广泛，如SIM/USIM卡、银行卡、 医疗保险卡、 组织机构代码卡、 报税卡、 报关卡、身份证卡、 交通卡等,市场非常庞大。近两年来,我国的 IC 卡年发卡量均超亿

23、张,年增长率达到 30%40%。在智能卡研发能力方面,国内的中 芯国际、华大、大唐、中兴等多家集成电路设计企业均致力于智能卡 芯片和智能密码钥匙（USB KEY）芯片的设计并初步实现了多种产品的 产业化， 已经掌握了智能卡芯片设计的多项核心技术； 同时一批优秀 的智能卡COS开发商也在国内迅速崛起，他们紧跟智能卡应用市场的 需求，开发满足行业应用及跨行业应用的卡操作系统， 包括握奇数据、 华旭金卡等。在芯片生产环节上，上海中芯国际、中芯国际、上海宏 力等多家国内集成电路代工厂能提供代表国际先进水平的芯片制造 技术，同时，国内已经建成了多家颇具实力的 IC 卡封装生产线，例 如中电智能卡、上海长

24、丰、上海索力克等都具备了成熟的 IC 卡封装 工艺并拥有大批量生产能力， 所有这些这都极大地推动了我国智能卡 产业的发展并为国产芯片产业化提供了可靠保障。 IC 产业链中的设 计、制造、测试、封装、以及应用软件的开发初具规模，已经从前几 年采用进口智能卡芯片逐渐向使用国产芯片的阶段转化。另一方面，我国还远非 IC 卡强国。主要体现在以下几个方面： 产业结构不够合理，很多地区 IC 卡产业还没有完整形成，有的只是 在产业的某个环节上有所突出。产业成熟度主要集中在生产环节上， 有产能过剩和盲目的现象。 与生产环节相反， 从事高端研发的企业数 量偏少，芯片设计和COS开发等方面都比较缺乏，自主知识产

25、权的高 端智能卡技术亟待发展；尤其是在当今移动通讯向 3G 发展、金融行 业磁卡向EMV卡大规模转移的时期，高端智能卡的市场需求比例将逐 步增大，这一矛盾日渐突出。目前，国内真正意义上自主知识产权的 高端智能卡产品还是空白。 根本原因是国内智能卡设计技术尚处于发 展阶段， 高端智能卡芯片中采用的一些关键技术还未完全掌握， 主要 是指智能卡芯片CPU性能及运算速度、加密算法及相关安全技术匮 乏。而天一集成A980芯片的研制开发成功，在缩小了国内外差距， 有利于提高国内智能卡和智能密码钥匙芯片的技术水平和市场占有 率。、芯片主要研制过程3.1 第一阶段：把 0.25 微米工艺的向 0.18 微米移

26、植，型号为 A9801. 20XX年11月A980项目启动；2. 完成天一集成SOC设计平台从0.25um工艺到0.18um工艺的转换，形成0.18um工艺下，设计天一全定制 SOC勺基本逻辑电路库；3. 完成模拟电路部分勺模块设计，基本形成完整勺、便于调用勺模拟电路库，适应全定制 SOC设计的需要;4.完成密码算法协处理器，包括：SM2/RSA/EC（公钥密码算法协处理器和SM1/SSF33分组密码算法协处理器和 SM3 SHA-1、SHA-256散列算法协处理的电路及版图设计;5. 完成USB接口的电路及版图设计;6.熟悉主要的Foundry厂商Smic的0.18um工艺，包括Logic、

27、Mixed、eFlash 几个工艺的基本设计参数，及设计流程;7. 20XX年3月底完成全部移植工作和验证工作；8. 20XX年4月初数据提交中芯国际，进行 MPV流片。9. 20XX年8月初收到流片成品，8月底封装完毕，开始测试3.2第二阶段：A980第二版设计1. 20XX年 11月开始A980第二版的设计修改及验证工作2. 完成外部IP连接，包括FLASH的仿真验证和版图连接；3. 完成芯片整体的仿真验证和 LVS DRC验证，根据中芯国际生 产要求生成流片数据;4. 20XX年2月中旬正式向中芯国际提交生产数据，采用0.18微米带FLASH生产工艺。5. 20XX年 5月初收到中芯国际

28、流片成品，进行样片封装;6. 20XX年 5月6月，进行芯片测试，测试情况如下：CPU、 ROM、 RAM、 MM、U FLASH、 SM2、 RSA、 SSF33、 SM1、 SM3、SHA-1、SHA-256 CRC真随机数发生器、ISO-7816 接口、UART 接口、USB接口等部件工作正常，达到设计要求。工作频率测试结论：可在12M48M工作频率下正常工作，达到设计要求。 功耗测试平均工作电流在4mA左右，计算公钥密码算法时，最大峰值 功耗16mA在同类产品中功耗属于较低水平。3.3 第三阶段：新版开发系统设计20XX年1月6月完成芯片开发系统设计，包括以下工作:1. 完成A980芯

29、片开发板的设计和制作。2. 完成 A980 芯片新编集成开发系统软件和新版汇编语言编 译器和新版C语言编译器开发。3. 完成A980芯片底层通讯函数、密码算法函数及其它函数的 编程和测试。4. 完成天一集成A980芯片使用手册四、技术方案和技术路线4.1 A980 芯片设计原则本项目以行业标准作为设计依据， 结合实际应用的要求， 用最佳设计 方案体现最高的性能价格比， 是本项目设计的指导思想， 也是本项目 设计的基本出发点和追求的目标。 “高质量”及“低成本”和“高集 成”及“低功耗”是本项目设计的两条主线。本项目采用了先进的 IC 设计技术和工艺， 具有完全独立自主知识产权。 先进性： 在

30、投资费用许可的情况下，系统采用当今先进的 IC 设计技术和生产工艺，在系统设计上确保技术的前瞻性， 采用国际最先进的全定制版图 设计方式；在生产上选择即可靠又先进的0.18卩m双层金属、单层多 晶硅带耗尽管注入的双阱(或N阱)CMOS工艺，立足国内生产制造。 一方面能反映系统所具有的先进水平， 另一方面又使系统具有强大的 发展潜力， 以便该系统在尽可能短的时间内投入生产与应用， 以及系 统今后的功能扩展。安全性：本项目采用采用先进的SOCK术构筑系统平台，充分利用 SOC中 CPL效率高、硬件可编程能力强， 以及芯片规模大、速度快的特点，极大地提高系统安全性能。尤其是 对于本项目面向的高智能

31、IC 卡来说，具有更好的安全性保障。 可 靠性： 系统最重要的就是可靠性， 系统一旦瘫痪的后果将是难以 想象的，因此系统必须可靠地、能连续地运行。在系统设计时，从系 统结构设计、功能模块的算法设计、工艺选择、 IC 制造厂家的技术 水平等各方面均应严格要求， 确保本项目的成功研发， 以及产品运行 故障的可能性尽可能小。 即便是出现故障时， 影响面也在可以控制的 范围内。4.2 关键技术及创新点(1)技术关键是满足技术标准前提下的低成本实现高端智能卡和智能密码钥匙程序对硬件资源要求较高， 使得芯片 成本偏高。虽然性能卓越，但直到近几年才得到广泛应用。具体来说，开发的核心技术问题就是要解决：低成本

32、实现较强处理能力的32位CPU核； 低成本实现运算速度适宜的片内公钥密码算法协处理器。 天一集成正是在上述两个方面具有明显的技术优势。(2) 32 位 CPU核天一集成核心技术优势之一是拥有独立自主知识产权的 32 位CPU核。该CPU核具有高性能低成本的优势，芯片面积尺寸极小，功 耗极低，非常适合用作 IC 卡芯片的微处理器。( 3)公钥算法协处理器天一集成拥有满足 IC 卡应用要求的低成本、 低功耗公钥处理器。 天一集成公钥密码算法协处理器的关键技术是实现超长字宽数 据的快速模乘与模幂运算， 在体系结构上， 采用了基于 256 位超长字 宽数据运算、存储、交换技术，并配合流水线并行计算技术

33、，与基于 32位或 64位字宽的数据运算技术相比，大大提高了运算速度。在设计方法上，使用了全定制、多相时钟、动态锁存结构的设计 手段，减小了芯片面积、降低了功耗、提高了运算速度。在算法数学处理方面， 采用滑动窗优化编码快速 4 位模幂乘和蒙 哥马利快速 8 位模乘计算技术， 有效降低了运算复杂度， 提高运算效 率。4.3 芯片研发的技术路线基于自主研发的32位RISC CPU核，构架包括各种加密协处理器、定时器、随机数发生器等在内的外围IP,通过软硬件协同设计技术完成规定的功能和性能指标 ,并形成最终的 IC 卡芯片。同 时为片上软件系统开发提供必需的 C 语言编译器、汇编语言编译 器、及调试

34、仿真器。下图为芯片研发技术路线图和软硬件协同设计方法：4.4主要功能模块设计和使用情况功能模块设计或使用情况32 位 RISC CPU天一集成自主设计MMU存贮管理器天集成自主设计滚筒移位寄存器天集成自主设计SRAM天一集成自主设计ROM天集成自主设计FlashIPSM1/RSA加速引擎天一集成自主设计SM1天一集成自主设计SSF33天集成自主设计SSF33天集成自主设计SM3天一集成自主设计SHA-1天一集成自主设计随机数发生器天集成自主设计CRC运算器天一集成自主设计USB 接口天一集成自主设计7816 接口天集成自主设计UART 接口天集成自主设计SPI 接口天一集成自主设计并行高速接口

35、天一集成自主设计PLL时钟倍频天一集成自主设计电源管理天一集成自主设计安全检测天集成自主设计五、逻辑框图芯片体系结构逻辑框图：芯片功能及工作原理A980芯片的功能包括：支持公钥算法片内密钥管理（密钥生成、密钥存储、密钥更新等），片内签名及身份认证（SM2公钥算法、10242048位RSA 公钥算法）；支持密码算法高速率数据加解密（SSF33及SM1国产密码算 法）；支持散列算法（SM3 SHA-1、SHA-25 ;内置硬件随机数发生器，支持真随机数输出；支持标准的 ISO-7816、USB及 UART1 讯内置大容量FLASH存储器保存用户程序及数据；支持标准C语言及汇编语言开发应用程序，提供

36、密码及通讯库 函数；6.1 32 位 RISC CPU6.1.1功能概述32位RISK CPU，是天一集成公司拥有完全独立的知识产权，具0.18有独特的指令系统、逻辑结构和版图设计的中央处理器。采用a m五层金属、单层多晶硅的N阱CMOS工艺。工作主频120MHZ。 其主要功能如下：1、32位外部数据/地址总线。32位内部数据寄存器4个、地址 寄存器4个。2、16位字宽的指令体系。程序存储采用 16位字宽。绝大多数 指令只有一个指令字，只有两条指令使用了两个指令字。 所有指令的 执行均在一个指令周期内完成。3、程序空间和数据空间分开访问，各自占用独立的编址空间。程序空间可寻址范围为16M。数据

37、空间寻址范围为4G。支持多种寻 址方式。4、提供加法、带进位加法、减法、位与、位异或、递增、递减、 左移、带进位左移等运算。5、8 bit标志寄存器。6、体系结构设计优先考虑支持大数据量的操作，并提供了充分 的硬件加速器扩展能力。7、支持堆栈方式调用子过程，堆栈指针有专用的寄存器。6.1.2 CPU 引脚图：32位RISK CPU引脚图表：32位RISK CPU弓I脚说明引脚名说明备注n DB双向数据总线，传输地址、指令及数据Reset输入，复位信号Z输入，12相时钟信号nZ0、nZ1、nZ2、nZ2a、nZ2b、nZ3 依次有效nZ2a、 nZ2b、 nZ0nlnt_n 15:0输入，16个

38、中断源，中断申请信号，优先级 0最咼，15最低RFIag输入，26个RF端口，外部输入状态位，Rflag_addi nRflag_addin标志位，在发生中断时被保护起 来nRD输出，总线数据读信号线nWD输出，总线数据写信号线nP SEN输出，程序空间选定信号线n DSEN输出，数据空间选定信号线nF TEN输出，FT端口选定信号线n RMEN输出，RM端口选定信号线nRPEN输出，RP端口选定信号线RnWRP输出，RP端口读/写控制信号线BitPort输出，RB端口，根据使用系统定义6.1.3内部结构图：32位RISK CPU逻辑框图6.1.4内部寄存器32位RISK CPU内部有数据寄存

39、器共四个： RD0、RD1、RD2、RD3，可用于数据运算作为源寄存器或目标寄存器，地址寄存器共四 个：RA0、RA1、RA2、RSP,用于寄存器间接寻址，所有这四个寄 存器均可用来访问RAM ,其中RSP专用于堆栈指针。6.1.5存储器32位RISK CPU将存储器空间分为程序存储器和数据存储器， 程序存储器由只读存储器（ROM）构成，数据位宽为16 bit，数据存 储器由随机存储器（RAM ）构成，数据位宽为32 bit。6.1.6寻址方式a）立即数寻址下面两种指令支持立即数寻址方式：RD=N （N为24位二进制数据）和 RA+/-=N （ 0 N 255）,其中 RD 是 RD0RD3,

40、 RA 为RA0RA2， RSP。b) 直接寻址 对于所有内部寄存器采用寄存器直接寻址方式，用RD、RA 关键字后缀编号表示，例如 RD0，RD1，RA2，RSP,等等。系统提供了如下几种寄存器间接寻址方c) 寄存器间接寻址 为方便访问存储器空间，式，以M表示，MRA0 ；MRA1+N ；MRA1+RD0; MRA1+ ， M+RA1; MRA1- ， M-RA1;简单寄存器间接寻址：寄存器相对寻址方式：基址加变址寻址方式： 自动递增寻址方式：如 自动递减寻址方式：如6.1.7 端口操作32 位 RISK CPU 在端口方面，做出了非常灵活的结构。这些端 口为 CPU 的功能扩展提供了方便条件

41、。大部分功能是通过端口访问 协处理器完成的。其端口分为四类：第一类：RP端口(寄存器I/O端口), 32位宽，共28个，记为RP 0R P27。可以对此类端口进行读或写操作。第二类：FT端口，32位宽，共16个，记为FT0FT15。对于FT端口，一条指令内完成两个操作，首先是对 FT 的写操作，后面紧跟一个对 FT 的读操作。第三类： RM 端口， 32 位宽，共 28 个，记为 RM0RM27。 RM端口，可以有三种操作方式，第一是读操作，二是写操作，三是先读再跟一个写操作。第四类： RF 端口，共 31 个，为输入标志端口，每个端口只有一位宽，记为RF0RF30。这些端口作为外部硬件运算标

42、志，直接作用于程序的执行流程。6.1.8 ALU标志位表：影响ALU标志位的指令CarryOverflowOverU PZero=-RA +/- = N-+=,人+=，-=VVVV,yVVVV+,-V&=,心-VFT-VreturnVVVV6.1.9指令指针寄存器RIPRIP是指令指针寄存器，其内容为下一指令的地址。加电复位时 自动设置为0,亦即，加电复位后程序从0开始执行。与RIP相关的 指令和过程如下：a）中断过程CPU检测的中断信号后，将RIP设置为0,因此上电复位程序和 中断服务程序入口都是0，在该程序中判断中断标志，决定进入中断 服务还是进行上电复位。b）跳转指令执行长跳转指令时将跳

43、转地址设置到RIP，执行短跳指令时将RIP加上或减去给定偏移量。C）sub return 指令执行sub指令时将RIP在执行此指令之前的值压栈，执行return指令时将栈顶的值置入 RIP。6.1.10堆栈指针寄存器RSPRSP是堆栈指针寄存器，使用之前必须初始化，通常把它初始化 为RAM的大小。进栈操作时，先将 RSP的值减1,然后再把数据送 入RSP所指的栈顶，出栈操作时，先把 RSP所指的栈顶数据取出， 然后再将RSP的值加1。每次操作完，RSP总是指向栈顶。6.1.11操作指令表 32位RISK CPU操作指令（部分）操作对象操作类型数据寄存器RD（RD7- RD0）地址寄存器RA（R

44、A& RA0）栈指针RSP (RA3)存储器M（包含RM端口）（RM15RM0）立即数操作RD(7:0)L=N (0 N256)RD(7:0) =N (0 N64)RD(7:0)=N (N 24bit)RD(7:0)H=N (0 N256)RA(7:0) =N(0 N64)RSP =N(0 N64)数据传送：RDXRDYRDRPRDM1-MMU_RD0MMMU_RD1MRD0RSPRD0=RA(7:0)RA(2:0)v=MRA(7:0)=RS PRA(7:0)RDRSPv=RD0Mv=RDMv=R PMv=RA(2:0)6.1.12指令周期32位RISK CPU的多数指令是16比特，单周期指令

45、，只有长跳 转指令和RD=N是32bit，但同样是单周期指令，每条指令执行占用 6个机器周期。每条指令的执行周期最多只有一个存储器周期 （存储器 操作）。此时共有12个相位时钟做为CPU时钟，并允许相邻相位时 钟之间有重叠。指令周期分配如图所示：图：指令周期示意图6.1.13 接口时序接口时序图：32位RISK CPU的接口时序图32位RISK CPU工作时钟是由10相时钟信号Zv9:0提供的。从 Z0至Z9为一个指令周期，CPU内部正是依靠这10相时钟信号驱动， 完成指令操作的。Z0Z9的相邻相位允许重叠。相对外部接口电路而言， CPU 对外操作分为读、写两种过程， 分别由 nR、nW、Rn

46、WRP 信号控制。读写空间可分为五种空间，分 别为：程序空间由nPSEN选定、数据空间由nDSEN选定、RP 端口 由nRPEN选定、FT端口由nFTEN选定、RM端口 由nRMEN 选定。所有操作地址和数据全部通过 nDB 总线在相应时序位置上提 供。6.1.14 中断处理天一集成CPU内部有一个中断信号输入端口 nInt。系统将其扩 充为16个不同优先级的中断源，记作IntSourOlntSour15。经过中 断源锁存、中断优先级判断、中断信号产生、中断向量生成、更新中 断状态寄存器等等， 在系统中断服务程序中， 读取中断向量进入相应 的中断服务程序，返回前设置中断状态寄存器，由此实现 1

47、6级中断 优先级，中断标号小的优先级高，即: IntSourO最高，IntSour15最低; 同级中断不会重入。 高级中断不会被低级中断再中断。 低级中断可以 被高级中断再中断。6.2 公钥算法加速引擎6.2.1 公钥算法概述公钥算法包括 RSA 密码算法、 ECC 密码算法，包括国密标准公 钥密码算法SM2。以下分别描述：RSA 的实现归结为数学上的模幂运算问题，即计算 XY mod N 。 N是模数0WX, YVNRSA 的模幂计算( XY mod M )可L/5 )次模乘运算。( L 是模长，对 RSA 来1 、通过四位滑动窗编码技术， 以转化为 L 次模平方和 说 1024 L 204

48、8)P时(8 PW L)，一次模乘可转化为： 次乘法；( n=L/P )卩时(8 192)比特长度的乘法一个时钟完成。那样的 话，硬件规模将会是O(L2)。较合理地设计是乘法运算为 O(L)，同时 硬件规模也是 O(L)。一旦乘法运算的时间复杂度降为 O(L),则公钥密码实现的运算复 杂度也降为O(L2)。计算速度可轻易提高一个数量级，当然，这种提 高是以硬件规模O(L)为代价的。对于模乘运算来说，超过字宽处理技术还有一个额外的好处，可以方便流畅地安排乘法和模运算之间的流水线操作， 提高速度接近 倍。6.2.2 模乘 ASDSP 的硬件设计最基本的单元是L位数据位宽，每时钟8位快速乘法器。双相

49、时钟逻辑设计中，A980芯片采用1024位宽的快速16位乘法运算器作为最小运算单元在模长为1024位时，（即1024位RSA的公钥运算、2048位RSA 的私钥运算），用两个乘法器构成 1024位模乘运算器。第一级乘法器做乘法，设 Z= XY= ZH+ZL（ ZH是高位，ZL是低 位）,ZH留在第一级乘法器中，ZL在运算过程中输出。第二级乘法器做模运算，即将运算过程中 ZL 用蒙哥马利算法约 简掉。6.2.4 模乘序列的高速调度模乘序列的高速调度是公钥密码算法高速实现的另一个技术关 键。这个问题往往容易被忽视。事实上，如果处理不当的话，数据的 调度过程有可能成分速度瓶颈。从技术上看，一个序列的调度过程有三种经典方法：1 、有限状态机。 实际上是一种硬件调度， 省却了“软件加 CPU” 调度中的“取指、译码”过程，调度效率最高。但对于密码算法的变 化（对应为模乘序列的变动）适应性较差。2、CPU软件调度。密码算法转化为模乘序列靠 CPU软件实现，适应性强。 但指令执行速度很高的 CPU 集成规模大， 硬件成本过高。3、微码指令调度。融合前两者的优点，兼有软件的适应性又有硬件的高效率。我们认为, 采用微码指令调度方法最为恰当。 天一集成自主设计的嵌入式微控制器，指令速度可达 lOOMips, 0.18卩m工艺条件下面积仅0.2mm2。配上相应的微码 ROM，合计面积在0.3m