武汉理工大学--数电课设

1、武汉理工大学数字电子技术基础课程设计说明书课程设计任务书 学生姓名： 曹 雄 丰 专业班级： 电信0806班 指导教师： 阮 军 工作单位： 信息工程学院 题 目: 多功能数字钟的设计仿真与制作 初始条件： 利用集成译码器、计数器、定时器、数码管、脉冲发生器和必要的门电路等数字器件实现系统设计。（也可以使用单片机系统设计实现）要求完成的主要任务: （包括课程设计工作量及技术要求，说明书撰写等具体要求） 1、课程设计工作量：1周内完成对多功能数字钟的设计、仿真、装配与调试。 2、技术要求： 设计一个数字钟。要求用六位数码管显示时间，格式为00：00：00。具有60进制和24进制（或12进制）计数

2、功能，秒、分为60进制计数，时为24进制（或12进制）计数。有译码、七段数码显示功能，能显示时、分、秒计时的结果。设计提供连续触发脉冲的脉冲信号发生器，具有校时单元、闹钟单元和整点报时单元。确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。 3、查阅至少5篇参考文献。按武汉理工大学课程设计工作规范要求撰写设计 报告书。全文用a4纸打印，图纸应符合绘图规范。 时间安排： 1） 2010 年 6 月 2627 日，查阅相关资料，学习设计原理。2） 2010 年 6 月 2830 日， 方案选择和电路设计仿真。3） 2010 年 7 月 13

3、 日， 电路调试和设计说明书撰写。4） 2010 年 7 月 4 日上交课程设计成果及报告，同时进行答辩。 指导教师签名： 年 月 日 系主任（或责任教师）签名： 年 月 日 多功能数字钟的设计仿真与制作目 录摘 要21 设计功能要求32 系统原理框图33 方案设计与论证43.1 555定时震荡器43.2时间脉冲产生电路53.3 分频器电路53.4 时间计数器电路63.4.1 60进制计数器63.4.2 24进制计数器94 译码及驱动显示单元电路94.1 显示器原理（数码管）94.3 译码器与显示器的配套使用105 校时电路116 整点报时电路127 定时控制电路138 完整电路149 焊接与

4、调试1410 电路特点及方案的优缺点1411 心得体会1512 参考文献16附录一：元件清单17附录二：仿真图18附录三：实物图19附录四：本科生课程设计评定表20摘 要数字钟是一种用数字电路技术实现时、分、秒 计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，该数字钟具有基本功能和扩展功能两部分。其中，基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。扩展功能部分则具有：定时控制、仿广播电台正点报时、自动报整点时数的功能。数字钟的电路也是由主体电路和扩展电路两部分构成，在电路

5、中，基本功能部分由主体电路实现，而扩展功能部电路实现。这两部分都有一个共同特点就是它们都要用到振荡电路提供的1hz脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。分则由扩展。1 设计功能要求基本功能：（1）时的计时要求为24进制，分和秒的计时要求为60进制（2）准确计时，以数字形式显示时，分，秒的时间（3）校正时间扩展功能：（1）定时控制；（2）仿广播电台报时功能； （3）自动报整点时数；2 系统原理框图 图2.1 系统原理框图（1）555振荡器电路：555振荡器电路给数

6、字钟提供一个频率稳定的1000z的方波信号，可保证数字钟的走时准确及稳定。（2）分频器电路：分频器电路将1000hz的高频方波信号经分频后得到1hz的方波信号供秒计数器进行计数，同时为整点报时和闹铃功能部分提过脉冲信号。分频器实际上也就是计数器。（3）时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。（4）译码驱动电路：译码驱动电路将计数器输出的8421bcd码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工

7、作电流。（5）整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。（6）定时控制电路：要求数字钟在指定的时刻发出信号，驱动音响电路“闹时”。3 方案设计与论证3.1 555定时震荡器振荡器是计时器的核心，其作用是产生一个标准频率的脉冲信号。振荡频率的精度和稳定度决定了数字钟的质量。图（1）采用集成电路555定时器与rc组成t=1ms的多谐振荡器。输出的脉冲频率为f=1khz,周期。 输入 输出阀值输入（v11）触发输入（v12）复位（rd）输出（vo）三级管t x x 0

8、0 导通 2/3vcc2/3vcc1/3vcc1 0 导通1/3vcc 1 不变 不变表3.1 555触发器状态表3.2时间脉冲产生电路由集成电路定时器555与rc组成的多谐振荡器作为时间标准信号源。由于 ，经计算，当电阻，时，可以产生1000hz的脉冲。其仿真图如下图（1）所示 图3.1 555时基电路及仿真3.3 分频器电路通常，数字钟的振荡器输出频率较高，为了得到1hz的秒信号输入，需要对振荡器的输出信号进行分频。分频器的功能主要有两个：一是产生标准脉冲信号；二是功能扩展电路所需的信号，如仿电台用的1khz的高频信号和500hz的低频信号等。 如图（2）所示： 图3.2 分频器电路本设计

9、选用3片中规模集成电路计数器74ls90可以完成上述功能。因每片为1/10分频，3片级联则可获得所需要的频率信号，即第一片的q0端输出频率为500hz，第二片的q3端输出频率为10hz，第三片的q3端输出频率为1hz。3.4 时间计数器电路计数器是一种累计时钟脉冲数的逻辑部件。计数器不仅用于时钟脉冲计数，还用于定时、分频、产生节拍脉冲以及数字运算等。计数器是应用最广泛的逻辑部件之一。按触发方式，把计数器分成同步计数器和异步计数器两种。对于同步计数器，输入时钟脉冲时触发器的翻转是同时进行的，而异步计数器中的触发器的翻转则不是同时。数字钟的计数电路是用两个六十进制计数电路和一个24进制计数电路实现

10、的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01，02，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。3.4.1 60进制计数器 图3.3 60进制计数器电路中，74ls92作为十位计数器，在电路中采用六进制计数；74ls90作为个位计数器在电路中采用十进制计数。当74ls90的14脚接振荡电路的输出脉冲1hz时74ls90开始工作，它计时到10时向十位计数器74ls92进位。下面对电路中所用的主要

11、元件及功能介绍。1 十进制计数器 74ls90 74ls90是二五十进制计数器，它有两个时钟输入端cka和ckb。其中，cka和组成一位二进制计数器；ckb和组成五进制计数器；若将与ckb相连接，时钟脉冲从输入，则构成了8421bcd码十进制计数器。74ls90有两个清零端r0（1）、r0（2），两个置9端r9（1）和r9（2），其bcd码十进制计数时序如表1，二五混合进制计数时序如表2，74ls90的管脚图如下图： 图3.4 74ls90管脚图表3.2 bcd码十进制计数时序 表3.3 二五混合进制计数时序ck00000 10001200103001140100501016011070111

12、8100091001ck000001000120010300114010051000610017101081011911002 异步计数器74ls92所谓异步计数器是指计数器内各触发器的时钟信号不是来自于同一外接输入时钟信号，因而触发器不是同时翻转。这种计数器的计数速度慢。一异步计数器 74ls92是 二六十二进制计数器，即cka和组成二进制计数器，ckb和在74ls92中为六进制计数器。当ckb和相连，时钟脉冲从cka输入，74ls92构成十六进制计数器。74ls92的管脚图如下图： 图3.5 74ls92管脚图 表3.4 74ls92功能表60进制计数器电路仿真如下图： 图3.6 60进制

13、计数器3.4.2 24进制计数器设计方法与60进制计数器相同，采用2片74ls90即可以实现要求，基本电路如图所示 图3.7 24进制计数器4 译码及驱动显示单元电路4.1 显示器原理（数码管） 数码管是数码显示器的俗称。常用的数码显示器有半导体数码管，荧光数码管，辉光数码管和液晶显示器等。 本设计所选用的是半导体数码管，是用发光二极管（简称led）组成的字形来显示数字，七个条形发光二极管排列成七段组合字形，便构成了半导体数码管。半导体数码管有共阳极和共阴极两种类型。共阳极数码管的七个发光二极管的阳极接在一起，而七个阴极则是独立的。共阴极数码管与共阳极数码管相反，七个发光二极管的阴极接在一起，

14、而阳极是独立的。当共阳极数码管的某一阴极接低电平时，相应的二极管发光，可根据字形使某几段二极管发光，所以共阳极数码管需要输出低电平有效的译码器去驱动。共阴极数码管则需输出高电平有效的译码器去驱动。led数码管内外结构图及管脚分布图如下所示： 图4.1 七段显示数码管4.2 译码器原理 译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动led七段数码管的译码器常用的有74ls48。74ls48是bcd-7段译码器/驱动器，其输出是oc门输出且低电平有效，专用于驱动led七段显示数码管。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端

15、，便可进行不同数字的显示。 图4.2 bcd-七段译码器驱动器4.3 译码器与显示器的配套使用译码是把给定的代码进行翻译，本设计即是将时、分、秒计数器输出的四位二进制数代码翻译为相应的十进制数，并通过显示器显示，通常显示器与译码器是配套使用的。我们选用的七段译码驱动器（74ls48）和数码管（led）是共阴极接法（需要输出高电平有效的译码器驱动）。译码显示电路如图4.3所示： 图4.3 译码显示电路5 校时电路通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校

16、正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中，并加入了0.01uf的电容来防抖动。即如图所示： 图5.1 校时电路6 整点报时电路仿广播电台正点报时的功能要求是：每当数字钟计时快要到正点时，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为正点时刻。本设计采用仿广播台整点报时的功能：每当数字钟计时快要到正点时候发出响声，通常按照四低音，一高音的顺序发出间断声，以最后一声高音结束的时刻为正点时刻。4低音（约1hz）分别发生在59分51秒、发生在59分53秒、发生在59分55秒、发生在59分57秒、，最后一声高音（

17、约1khz）发生在59分59秒，他们的持续时间均为一秒。 图6.1 整点报时电路 表6.1 秒个位计数器的状态表7 定时控制电路数字钟在指定的时刻发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。本设计采用发光二极管代替扬声器显示定点闹时功能。 图7.1 定点闹时电路原理说明如下：如要求6h59min发出闹时信号，并按持续1min，6h59min对应数字钟的时各位计数器的状态为0110，分十位计数器的状态为0101，分各位计数器的状态为1001，那么将上述计数器输出为1的所有输出端相与后去

18、控制音响电路可以使音响电路在6h59min发声（即发光二极管发光），持续1min后（即7点整）停响。8 完整电路图8.1 仿真图9 焊接与调试本设计由于所用芯片较多，线路连接较乱，在焊接过程中，每焊完一部分都对其功能进行检验，最后调试后得出实物。10 电路特点及方案的优缺点电路特点就是总体设计不算复杂，结构比较简单，很多分电路的原理及连线都基本一样。电路实现起来也比较方便。主要的缺点就是校时电路还有点遗留的问题，由于采用电容进行防抖，没有接专门的防抖电路，在校时过程中显示数字会有跳变，使电路不够美观，但不会影响电路的整体功能。11 心得体会12 参考文献1 伍时和.数字电子技术基础.北京：清华大学出版社，2009.42 王志功.集成电路设计基础.北京：电子工业出版社，20043 阎石.数字电子技术基础.北京：高等教育出版社，19984 廖裕评，陆瑞强.数字电路设计.北京：清华大学出版社，20015 康华光，邹寿彬.电子技术基础:数字部分.北京：高等教育出版社，2000附录一：元件清单