多功能数字计时器设计概要

1、电工电子综合实验（n）实验报告多功能数字计时器设计姓名：I 、设计要求一、实验目的1. 掌握常见集成电路的工作原理和使用方法。2. 培养学生分析问题解决问题的能力。3. 提高学生设计单元电路的，调试电路的实验技能二、实验内容及要求1. 应用CD4511BC码译码器、LED双字共阴显示器、300 Q限流电阻设计、安装调试四 位BCD译码显示电路实现译码显示功能。2. 应用NE555时基电路、3KQ、1KQ电阻、0 - 047UF电容和CD4040计数分频器设计，安装，调试秒脉冲发生器电路 （输出四种矩形波频率f1=1HZ f2=2HZ f3疋500Hz f 41000Hz）。3. 应用CD451

2、8BCD码计数器、门电路，设计、安装、实现00 00 -59 59时钟加法计数器电路。4. 应用门电路，触发器电路设计，安装，调试校分电路且实现校分时停秒功能（校分 时F2=2Hz）。设计安装任意时刻清零电路。5. 应用门电路设计、安装、调试报时电路59 53，59 55，59 57低声报时（频 率f3疋500Hz） ,59 59高声报时（频率 f4 1000Hz）。整点报时电路。H=59 53 f3+59 55 f3+59 57 f3+59 59 f46. 联接试验内容 1. 5.各项功能电路，实现电子计时器整点计时、报时、校分、 清零电路功能。三、实验要求设计正确、布局合理、排线整齐、功能

3、齐全。四、实验器材：1、集成电路：NE555一片（多谐振荡）CD4040一片（分频）CD4518两片（8421BCD码十进制计数器）CD4511四片（译码）74LS00三片（与非）74LS20一片（4输入与非）74LS21两片（4输入与门）74LS74一片（D触发）2、电阻：1KQ一个3KQ一个300 Q二十八个3、电容：0.047uf一只4、共阴极双字屏两块五、器件引脚图及功能表1. CD4511wAl t1is3 Vo七tiisJ W巨31 3 Vcc1 3 Vcc012 3 Vcc1 3 Vcc112 3 Vcc不变4、CD40405、CD4518K人输出秋念CP.atLffi持fL计載

4、XH所有愉出为茲CLOCK A T珂VDDENABLE A 叵15| RESET BQ1A叵l7| Q4BQ2A叵13 Q3BQJA T诃Q2BQ4A叵l7| Q10RESET A T迥 EFJABLE 0VSS叵回 CLOCK BCD4518逻辑功能如表所示。输入输出CRCPENQQQ清零1XX0000计数0f1BCD码加法计数保持0X0保持计数00BCD码加法计数保持01X保持6、 74LS0074LS00是一种十分常见的集成电路，其中集成了4个与非门。其引脚图如图所示:1理12111O皿卜L-r:1234S71CLK 1Q1D1Q1CLR5V74LS74D VDD3U2A&74LS00D

5、_VHDLU3A74LS00D_VHDL4U4A&dj4LS00D VH分计时如个位时钟端秒计数器个位时钟端（CP图校分电路图2、 复位电路：清零电路为了考虑到防抖动，因此在这里也采用触发器来实现。电路如图17所示，正常状态下，开关打在高电平，电路正常工作。当需要清零时，打到低电平位置，Q端输出低电平，根据计时器电路图（图 15），可以分析出秒和分的十 位得以清零。Q输出高电平，直接输出到CD4518的Cr端。根据CD4518的功能表（表2）当Cr端为高电平时，进行清零。所以秒和分的个位得以清零。VDD图清零电路图清零开关分、秒十位清零端五、报时电路:电路每小时进行一次报时， 从59分53秒开

6、始报时，每隔一秒发一声，共三声低音、 一声高音。即59分53秒、59分55秒、59分57秒为低音，59分59秒为高音。实际 上，需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号，进行报时即可。对于这一要求，我们可以列一张表来形象的看出这一性质:时刻分十位分个位秒十位秒个位 r r=t 曰冋频率mmmmtS8S 7S6S5S4S 3S 2S159分53秒0101100101010011低约 500Hz59分55秒0101100101010101低约 500Hz59分57秒0101100101010111低约 500Hz59分59秒0101100101011001高约

7、 1000Hz对于分的十位个位和秒的十位，在鸣响的时候给出的信号应该是一样的。所以公示中有共同项 mnmm4ms7S5,剩下的就是考虑秒个位的区别在si为1时，S3, S2中有一个为1即发出500HZ的低声鸣响，在S4为1时发出1000HZ的高声鸣响。因此，总结得出公式 为：F r门.厂：二. 二-；.，其中F为最后要传到扬声器中的 信号,f 3为500HZ信号，f4为1KZ的信号。具体电路图如下图:74LS00D VHDL10U7A图清零电路BUZZER200 Hz川、完整计时器电路图-、总逻辑图：DDVAUFcnr00570COOLOO45.uo41Unu66UoV.O口DDVnul2 R

8、总元件图:IV、参考资料电子线路实践教程 王建新 姜萍 编著 科学出版社 数字逻辑电路与系统设计 蒋立平 编著 电子工业出版社V、实验总结与体会第一次这么多元件和线的实验， 这次可以看做是数电的综合起来 的实验，课前也预习了很多，终于有了一点眉目，经过大神的一些指 点，我终于也搞成了实验图，做起来时，还是有点手忙脚乱，期间也 几经挫折， 不过经过老师先是元件位置后来错误分析的一些指导， 我 终于也完成了实验。对于这次实验，自己总结了如下几点：1) 要熟悉各部分的作用，并且结合所学知识及所给的元器件和电路 图认真分析个一个部分电路的功能和原理。2) 电路要有层次条理的连接，分块处理，最后才连接到一起；连线 长短要合适，避免交叉，为拆线带来方便；一部分连好，可以先 测试功能；先不要连上报时电路，看看是否走字儿等。3) 报时电路是很难的一个部分，因为要设计到正好叫四次，而且有 一定的间隔和音调，开始不懂，后来参考了老师黑板上给的那个 公式，结合前面报告中的那个框图，于是管脚的连接方式也很清 楚了。4) 连接电路要千万小心细心，分好步骤。虽然之前已经在自己的 PC 上仿真了一遍，但