实验二_利用MSI设计组合电路

1、实验二 利用 MSI 设计组合逻辑电路姓名：学号：班级：15 自动化 2 班日期： 2016/10/14目录一、实验内容 3二、设计过程、仿真及实验步骤 4 设计过程 4 电路图及PROTEU仿真测试6 实验步骤 9三、实验数据及结果分析 11 实验数据 11 结果分析及心得 14第 2 页 共 16 页、实验内容1将74LS197连接成八进制作为电路的输入信号源，利用74LS138实 现数据分配器的功能，使其能将D通过ABC指定的一根输出线反相后 输出。2. 用八选一数据选择器151设计一个函数发生器使其实现如下表的功能，并进行动态测试。将74LS197连接成十六进制作为电路的信号 输入源，

2、用示波器观察并记录 CP Si、So、A B Y的波形。S1S0Y00AB01A+B10AB11A3. 设计一个半加半减器，输入为 S、A B,其中S为功能选择口。当S=0时，输出A+B及进位；当S=1时，输出A-B及借位。实验仪器：1. 数字电路实验箱、数字万用表、示波器。2. 虚拟器件：74LS00 74LS197 74LS138 74LS151 二、设计过程、仿真及实验步骤设计过程：1将74LS138附加控制端G1作为数据输入端，即数据D可从G1输入, 同时令G2A二G2B =o，S2SS0作为地址输入端，即可将 G1送来的数据 只能通过S2SS0所指定的一根输出线反相后输出。将地址信号

3、 A B、 C分别接入S2、S|、So，并按前述连接好G1 G2A和G2B即可完成要 求的电路。2.先列出3、So、A、B和Y的真值表，如下：SS0ABY选出的数据输入端00000D00001000100D10011101000D20101101101D30111110000D41001110101D510110D511001D61101111100D711110将Si、So、A分别接入74LS151中的S2、3、So。当Si、S。、A分别 取不同值时，观察真值表中B和Y的关系，可以得出结论：D0=0 D1=BD2=B D3=1、D4=B D5=B、D6=1 D7=Q 将 E 接低电平，D0D

4、7按照 上述结论连接好之后给Si、So、A、B接入输入信号源即完成了要求 的电路。3.计划用74LS138完成题目要求内容。列出 A B、S与输出X和进/借位Cn的真值表如下：ABSXCn0000001010100101100100100011111011011100由真值表可列式得:X=ABS ABS - ABS ABS = m2 m4 m3 n m5 =m2m3m4m5 ;同理，Cn = m6 m3 = m3m6。为方便观察，我将输入信号源中的 Q3作为S的信号并接入74LS138 中的So, Q2作为A的信号并接入S2, Qi接入作为B的信号并接入Si。之后将74LS138中的G2A、G

5、2B接低电平、G1接高电平来确保74LS138 正常工作，并且按照上述计算结果将 丫2、Y3、Y4 Y5接入74LS20中 的与非门，该与非门的输出即为 X。将Y3 Y4接入与非门，该与非 门输出即为Cn。如此便完成了要求的逻辑电路。电路图及PROTEU仿真测试:实验内容1：第16页共16页VSM Logic AnalyserIILLunrIW-2Dismay ScMnmB-S实验内容2:一咁期T：士亠士塞= AeASUIrfim 6571.71VSM Logec AnalyserS3实验内容3:m.3!VSM Logit Analyser 实验步骤：实验内容1按照设计连接好逻辑电路后，将 7

6、4LS138中的S2、3、 So连接逻辑开关，拨动开关模拟地址信号 A、B、C的值并进行静态检 测，确认电路正常工作后，用74LS197构成八进制计数器作为输入信 号源（即MR、PL接HIGH CP1连接连续脉冲，此时 Q3 Q2 Q1就 为八进制计数器的输出）。计数器正常工作后，将Q3 Q2 Q1分别连 接至74LS138中的S2、3、So，此时74LS138输出端口的Y0Y7即为 实验内容所要求观察的FF7。将CP1 S2、S1、So及Y0Y7接入示 波器的通道接口，进行数据观察，并记录其波形。此波形即为要观察 的CR A B、C及FoF7的波形。实验内容2:按照设计连接好逻辑电路后，用逻

7、辑开关作为输入信号 源并手动设定Si、So、A、B的值并进行静态检测。确认电路工作正 常后，用74LS197构成十六进制计数器作为输入信号源（MR、PL接HIGH CP0接连续脉冲，Q0连接CP1,此时Q3 Q2 Qi、Q0即为十六进制计数器的输出）。计数器正常工作后，将Q3 Q2 Q1 Q0分别 作为S、S。、A、B的值并将其按设计过程接入 74LS151各端口。此时Q3即为实验内容2中的Si、Q2为So、Q1为A、Q0为B 74LS151输出端口 Z为实验内容中的Y。将它们接入示波器的通道接口进行数 据观察并记录波形。实验内容3:计划用74LS138实现该AU设计。按照设计连接好逻辑 电路

8、后，用逻辑开关作为输入信号源并手动设定 S、A、B的值并进行 静态检测。确认电路工作正常后，用74LS197构成八进制计数器作为 输入信号源（即MR、PL接HIGH CP1连接连续脉冲，此时Q3 Q2Q1就为八进制计数器的输出）。计数器正常工作后，将 Q3 Q2、Q1 分别作为S、A、B的值并按设计过程分别将其接入 74LS138中的S。、S2、S。此时Y2、Y3、Y4、Y5接入的与非门的输出即为 X； Y3、Y4 的与非门的输出即为Cn ； Q3为实验内容中的S； Q2为A； Q1为B。将 它们接入示波器的通道接口进行数据观察并记录波形。三、实验数据及结果分析实验数据：实验内容1实际电路连线

9、:实验波形:注：D0D3为 CP A B、C, D8D15为 FF7实验内容2:实际电路连线:实验波形:注：D0D5分别为 CP S、So、A B、Y。实验内容3:实际电路连线:实验波形:RIGOL:W 如，g，*f eM,”注: D0D3分别为CP B、A S, D9和D10分别为输出X和进/借位Cn。实验内容3实验波形的时序图如下:CP吐施n+儿“ 1 +”十仆盯ALJf567B9101112CnLfL1+ nTimeOen12345678910111213TimeGe n结果分析及心得：1. 实验结果：除了少部分波形中间出现白线以外， 与设计时所列的真 值表及预期结果十分相符，符合实验内

10、容。2. 误差分析：波形中出现的白线可能是示波器机器原因，也有可能是实验箱电路接触不良。3. 波形与电路间的关系：实验内容1：从波形图中可以看到，CP连接连续脉冲之后作为时钟输 入，故其波形图就为连续脉冲的波形图。而当 A、B、C以二进制计数 形式递增时，数据D会随时间依次从各个输出端口反相后输出，所以会在波形图上出现阶梯状的输出波形，其中每一个凹进去的阶梯状波 形即为D反相后的输出。实验内容2： CP连接连续脉冲之后作为时钟输入，故其波形图就为连 续脉冲的波形图。当Si、So以二进制计数形式递增时，Y的结果从A-B 逐渐变为A+B AB、A。而丫中每一个逻辑函数式随着 A、B值的 变化又有四

11、种结果，反映在波形图上即为每当Si So变化一次时，随着 A B的值以二进制计数形式变化，丫会依次产生对应于该逻辑函数的 四个结果。实验内容3:CP连接连续脉冲之后作为时钟输入，故其波形图就为连 续脉冲的波形图。当S、A、B以二进制计数的形式递增时，当 S波形 为0时X、Cn的波形为A、B波形在四种不同值的组合下相加的输出 及进位，当S波形为1时X、Cn为A、B波形在四种不同值的组合下 A-B的输出及借位。4. 总结组合逻辑电路的本质与设计实现的方法： 组合逻辑电路的本质 就是利用逻辑电路来实现需要的逻辑功能。设计实现的方法为 1.先 确定逻辑功能。2.根据逻辑功能即给定事件的因果关系列真值表。 3.根据真值表列出逻辑函数式并化简。4.根据逻辑函数式画出逻辑图并 测试其逻辑功能。5.按照逻辑图组装电路。5. 实验心得：1.MSI的意思是中规模集成电路。2.本次实验前进行了 比较全面的预习，因而做实