设计任意模值的计数器论文

1、j命次是北科杜老彳椁岁晚xfan univirs1tvof architecture and techinology huaqingcollegt课程设计（论文）课程名称：数字电子技术基础题 目：设计任意模值的计数器院（系）：信息与工程控制专业班级：电信1202姓 名：*学 号： 201206030228指导教师：*2015年1 月9 日西安建筑科技大学华清学院数字电子技术基础课程设计（论文）任务书专业班级：电子信息科学与技术 1202级学生 学生姓名：二二 指导教师（签名） 课程设计（论文）题目设计任意模值的计数器、本次课程设计（论文）应达到的目的 任意模值的计数器的设计，并仿真实现。三、本

2、次课程设计（论文）任务的主要内容和要求（包括原始数据、技术 参数、设计要求等）用74ls160实现六十进制计数器，并用逻辑分析仪观测输出、进位输出 和时钟脉冲。（a组采用异步级联构成模100计数器，再用清0法实现；b 组采用采用同步级联构成模100计数器，再用清0法实现；c组采用大模 分解法，用清0法实现。）四、应收集的资料及主要参考文献：1 .杨颂华，冯毛官等.数字电子技术基础m.西安电子科技大学出版社， 2009.2 .尹勇，李林凌.multisim电路仿真入门与进阶m.北京：清华大学出版 社，2005.3 .黄智伟，李传琪等.基于multisim 2001的电子电路计算机仿真设计与分 析

3、m.北京：电子工业出版社，2004.4 .王泽保，赵博.数字电路典型实验范例剖析m.北京：人民邮电出版社， 2004.5 .邱关源，罗先觉.电路（第五版）m.北京：高等教育出版社，2006.五、审核批准意见教研室主任（签字） 中金立曩副也夫瞥才然手晚 课程设计（论文）用纸摘要用74ls160实现六十进制计数器，并用逻辑分析仪观测输出、进位输出和时 钟脉冲。使用multisim11.0软件设计一个60进制计数器。其功能为每隔 1s,计 数器增1;能以数字形式显示时间。当定时器递增到 59时，定时器会自动返回 到00显示，然后继续计时。整个计数过程中，究口发光灯会显示进位信号。本课程设计用了两个

4、74ls160同步十进制计数器来实现60进制功能。所以对于任何一种逻辑电路与逻辑功能，只要找到其中相互转换的方法与联 系，就可以用最普通的芯片与电路来实现复杂多样的电路与逻辑功能。由于现代社会模拟电子技术基础和数字电子技术基础的高速发展，因而由这 技术制造出来的越来越先进，数字钟体积小，安装使用方便，不仅可以作 为家用电子钟，而且可以广泛用于车站、体育场馆等公共场所。虽然数字 钟的外形和功能不尽相同，但是用于制造数字钟的原理基本上都是一样的 关键词：74ls16q大模分解，计数器 田金立曩利也夫劈率纬学晚 课程设计（论文）用纸目 录1设计任务12设计方案23电路设计44整体电路图的仿真测试及性

5、能检测 55收获与心得体会66参考书目7慈 h金建曩和拴幺替#然学晓 课程设计（论文）用纸设计任意模值的计数器1设计任务5.1 任务要求用74ls160实现六十进制计数器，并用逻辑分析仪观测输出、进位输出和时钟脉冲。（采用大模分解法，用清0法实现。）熟知设计要求，明确设计系统的全部功能，要求及计数指标，熟知 各元器件之间的关系，确定各器件之间的量值。5.2 设计目的1）掌握不同进制计数器的设计方法。2）熟悉74ls160同步加法计数器使用。3）掌握单元电路组成系统电路的方法。5.3 设计要求1）每隔1秒，计数器加1。2）当定时器递增到59时，定时器自动返回到00。3）能显示计数值。4）电源，1

6、00hz, 5v。5）根据要求设计出电路原理图。6）进行电路的仿真和调试。7）分析总结。2设计方案2.1 选择论证的基本过程1 ）每隔1s,计数器增1;能以数字形式显示时间。2 ）当定时器递增到59时，定时器会自动返回到00显示，然后 继续计时。整个计数过程中，led1即发光灯会显示进位信号。3 ）本设计主要设备是两个74ls160同步十进制计数器，并且由100hz； 5v电源供给。2.2 74ls160功能简介*r cp po pl p2 3 gnd 图1 74ls160芯片这种同步可预置十进计数器是由四个 d型触发器和若干个门电 路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）

7、清零等功能。对所有触发器同时加上时钟，使得当计数使能输入 和内部门发出指令时输出变化彼此协调一致而实现同步工作。这 种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数 尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。这种计数器是可全编程的，即输出可预置到任何电平。当预置 是同步时，在置数输入上将建立一低电平，禁止计数，并在下一 个时钟之后不管使能输入是何电平，输出都与建立数据一致。清 除是异步的（直接清零），不管时钟输入、置数输入、使能输入 为何电平，清除输入端的低电平把所有四个触发器的输出直接置 建曩和拴幺替#然学晚 课程设计（论文）用纸为低电平。超前进位电路无须另加门，即可级联出

8、n位同步应用的计数器。 它是借助于两个计数使能输入和一个动态进位输出来实现的。两 个计数使能输入（enpw ent计数时必须是高电平，且输入 ent 必须正反馈，以便使能动态进位输出。因而被使能的动态进位输 出将产生一个高电平输出脉冲，其宽度近似等于 qa输出高电平。此高电平溢出进位脉冲可用来使能其后的各个串联级。使能enp和ent输入的跳变不受时钟输入的影响。电路有全独立的时钟电路。改变工作模式的控制输入（使能 enp ent|清零）纵使发 生变化，直到时钟发生为止，都没有什么影响。计数器的功能（不 管使能、不使能、置数或计数）完全由稳态建立时间和保持时间 所要求的条件来决定。clk是脉冲输

9、入端；rc比进位信号输出端；enp?口 ent是计 数器工作状态端；clr是异步清零端；load1置数端；vccg正 电源，gn触地；ad是数据输入端，qa- q皿计数器状态输 出端。电源电压5v,输入电压5v。其状态表下所示：表1 74ls160状态表输入输出cllenenclabcdqnqnqnqncrdtpko0xxxxxxxx0000010xxtabcdabcd1111txxxx计数110xxxxxx保持011x0xxxxx保持3电路设计电路主要由两个74ls160芯片，电源，两个显示器，一个逻辑分析仪构成。采用的组合方法是大模值分解法：将模 m分解为m = m1m m2m父 mn，用

10、2片计数器分别组成6进制和10进制的计数器，然后将他们级 联组成60进制计数器。中金建曩利拴幺胃彳然学跷 课程设计（论文）用纸74ls160n5 vmnshz图2 74ls160六十进制计数器4整体电路图的仿真测试及性能检测4.1电路的安装调试（仿真）图3 74ls160仿真 中金建曩利拴幺号申然学晚 课程设计（论文）用纸图4 74ls160仿真经过仿真测试，本电路可以正常运行，从 0到59计数。4.2性能指标测量及记录图5逻辑分析仪恒定为 0, clock int 0/1根据测试结果可知，vcc,对象7,对象9,对象10恒定为1;1,2,3,4,9,11,12,13,14,15,clock

11、out波动。5收获与心得体会通过这次课程设计，加强了我们动手、思考和解决问题的能力 在整个设计过程中，我们通过这个方案包括设计了一套电路原理 和仿真图，和芯片上的选择。这个方案总共使用了 74ls160两个， 7401n,逻辑分析仪一个。在设计过程中，经常会遇到这样那样的情况，就是心里想老着 这样的接法可以行得通，但实际接上电路，总是实现不了，因此 耗费在这上面的时间用去很多。我沉得做课程设计同时也是对课本知识的巩固和加强，由于课 本上的知识太多，平时课间的学习并不能很好的理解和运用各个 元件的功能，而且考试内容有限，所以在这次课程设计过程中， 我们了解了很多元件的功能，并且对于其在电路中的使

12、用有了更 多的认识。平时看课本时，有时问题老是弄不懂，做完课程设计， 那些问题就迎刃而解了。而且还可以记住很多东西。比如一些芯 片的功能，平时看课本，这次看了，下次就忘了，通过动手实践 让我们对各个元件映象深刻。认识来源于实践，实践是认识的动 力和最终目的，实践是检验真理的唯一标准。所以这个期末测试 之后的课程设计对我们的作用是非常大的。我认为我们的工作是一个团队的工作，团队需要个人，个人也 离不开团队，必须发扬团结协作的精神。某个人的离群都可能导 致导致整项工作的失败。实习中只有一个人知道原理是远远不够 的，必须让每个人都知道，否则一个人的错误，就有可能导致整 个工作失败。团结协作是我们实习成功的一项非常重要的保证。 而这次实习也正好锻炼我们这一点，这也是非常宝贵的。对我们 而言，知识上的收获重要，精神上的丰收更加可喜。挫折是一份 财富，经历是一份拥有。这次实习必将成为我人生旅途上一个非 常美好的回忆！以 中金建曩利投幺号#然学晓 课程设计（论文）用纸6参考书目：1杨颂华，冯毛官等,数字电子技术基础m,西安电子科技大学出版社, 2009.2尹