如何用Tektronix示波器测试PCI-Express总线

1、蓉宜田Tekmx引藩器 角=宜-uo- EXPess?KB 目录 1 PCI EXPRESS 简介 8 1.1 概述 8 1.2 物理互连方式 9 2 测试条件 10 2.1 一致性测试点 10 2.2 一致性测试码流 (C OMPLIANCE PATTERN ) 11 2.3 测试工具 11 2.3.1 测试仪器及软件 11 2.3.2 测试夹具 12 3 搭建测试环境 13 3.1 如何连接探头和被测设备 13 3.1.1 伪差分有源探头 13 3.1.2 差分有源探头 14 3.1.3 伪差分 SMA 连接器 14 3.1.4 差分 SMA 连接器 15 3.2 如何应用 RT-E YE

2、 16 3.2.1 设置 RT-Eye 16 3.2.2 时钟恢复和分析窗口 17 3.2.3 PCE 配置 18 3.2.4 其他功能 20 4 PCI EXPRESS 驱动器( TX )一致性测试 20 4.1 测试准备 20 4.2 信号指标要求 21 4.2.1 差分发送器输出 21 4.2.2 发送器一致性眼图 21 4.3 进行TX 一致性测试22 5 PCI EXPRESS驱动器（RX）一致性测试 23 5.1 测试准备 23 5.2 信号指标要求 23 5.2.1 差分接收器输入 23 5.2.2 接收器一致性眼图 24 5.3 进行完全的RX 一致性测试24 6 扩频时钟（S

3、SC）和抖动的测试 25 6.1 扩频时钟（SSC）测试 25 6.2 抖动测试 26 7 进一步的分析方法 27 7.1 通过任何连续的250UI S确保一致性27 7.2 附加的分析图形 28 7.3 定制一致性测试 29 8 参考文献 错 误 ! 未定义书签。 图目录 图1 PCI EXPRESS 的分层结构 8 图 2 输出阻抗控制 9 图3 PCB上芯片和芯片之间的互连 9 图 4 高速背板及板间互连 10 图 5 系统间互连 10 图 6 PCI EXPRESS 测试点 11 图 7 CLB 夹具及测试组网示意图 12 图8 CBB夹具及测试组网示意图 12 图 9 伪差分有源探头

4、 13 图 10 差分有源探头 14 图 11 差分 SMA 连接器 15 图 12 差分 SMA 连接器 16 图13 RT-EYE 软件的默认菜单 17 图 14 选择 PCI EXPRESS COMPLIANCE MODULE 17 图 15 时钟恢复窗口和分析窗口 18 图16 RTE-PCIE 软件中测试方法和测试规范的选择界面 19 图 17 RTE-PCIE 软件中时钟恢复方法的设置界面 其它功能 20 图18 TX 一致性测试负载 21 图 19 发送器一致性眼图 22 图 20 测量选择菜单设置 22 图 21 DRIVER 一致性测试的结果 23 图 22 接收器一致性眼图

5、 24 图23 RECEIVE 一致性测试的结果 25 图24使用JA3软件对SSC进行分析 26 图25 PCI-EXPRESS的SSC （扩频时钟）曲线 26 图 26 一定误码率下的抖动测试结果 27 图27 3MILION UIS 的测试结果 28 图 28 不同种类图形显示的一定误码率下的抖动测试结构 29 表目录 表 1 不同 LANE 宽度的速率 9 表 2 一致性测试序列 11 表 3 一致性测试序列 21 表 4 差分接收器输入指标 23 如何用 Tektronix 示波器测试 PCI Express 总线 关键词： PCI Express ， Tektronix ，物理层，

6、扩频时钟 摘要： 本文首先介绍了 PCI Express 总线的测试条件，包括测试仪器、测试点和测试数据， 其次介绍了如何搭建测试环境，再次重点介绍了各个电气项目的测试步骤，主要分为 发送端和接收端测试，最后介绍了使用 Tektronix 的软件近一步分析被测数据的方法。 术语和缩略语清单： DUT ： the device under test，被测设备 PCI-SIG: PCI Special Interest Group ，PCI 特殊兴趣组 ECB ：etched circuit board 蚀刻电路板 CEM : PCI Express Card Electrical Mechani

7、cal , PCI Express卡电气机械规范 PCE： PCI Express Complianee Module : PCI Express一致性测试模块 PCMCIA : Perso nal Computer Memory Card In ter natio nal Association , PC机存储卡国际协会 TIE： Time Interval Error， 时间间隔误差 SSC: Spread Spectrum Clock ，扩频时钟 1 PCI Express 简介 1.1概述 PCI Express总线是由In tel倡导开发的处理器系统总线，采用点对点连接的串行互连技

8、术。目前已经被PCI SIG接受并成为PCI、PCI X的继承者，目标是完全取代PCI和PCI X。PCI Express用高速串行接口替代了 PCI的并行接口；用点到点的基于Switch的交换式通讯和基 于包的传输协议替代了 PCI的基于总线的通讯和传输协议。它还引入了一些新的特性：更强 的电源管理、服务质量控制(QoS,支持热拔插，以及完善的错误处理和恢复。同时PCI Express 软件上可以完全兼容PCI。 和其他串行数据标准一样，PCI Express也是分层的结构，如下图1，它分为事务层 (Transaction Layer )、数据链路层(Data Link Layer )和物理

9、层(Physical Layer )。 每一层都有自己的应用标准和一致性测试方法。其中的物理层又分为逻辑子层和电气子层。 逻辑子层主要负责复位、初始化、编 电气子层主要处理高速串行数据包的交换和电源管理; 解码等。 Physical Logical Electrical Mecnanieal: 图1 PCI Express的分层结构 PCI Express每对线路提供2.5Gbit/s带宽，可以通过多个线路捆绑提供更高的带宽。下图 展示了一个典型的4X PCI Express连接的物理层拓扑。此图中的连接是由多个收发线路对捆 绑而成的，每一个收发线路对称为一个Iane,可以通过多个lane的捆

10、绑提供较高带宽。每个 lane包括一个发送差分对(Tx+ , Tx-)和一个接收差分对(Rx+ , Rx-)，共有4根信号线， 能够实现双向各2.5Gbit/s的速率，那么x 4即4个lane的捆绑，可以实现双向各10Gbit/s的速率。 图2输岀阻抗控制 PCI Express规范支持x 1, x 4,x 8,x 16,x 32几种lane宽度配置，对于每一种配置 的传输速率是每个lane的速率(2.5Gbit/s)乘以lane的个数，如下表所示。表中Genl表示第 一代 PCI Express，Gen2表示第二代 PCI Express。 表1不同lane宽度的速率 Raw UK rate

11、Dy Lane Wldm Eignaing Ratexixexaz 帥11Gfc陆 par 皿151020AOflO 制？ = 5 0)晖flam52D40EO160 PCI Express总线现在已经发展到了第二代( GEN2)，第二代PCI Express总线每个lane 的速率由2.5Gbit/s上升到了 5Gbit/s。本文主要介绍了基于 PCI Express 1.0a标准的PCI Express 总线测试。 1.2 物理互连方式 PCI Express总线支持几种不同的连接方式: PCB上 IC间的互连 连接方式如下图，典型应用是在系统主板上一些芯片之间传递大量数据。 图3 PCB

12、上芯片和芯片之间的互连 高速背板及板间互连 连接方式如下图。板和板之间不管是直接互连(两个连接器直接连接)还是通过高速背 增加板和板之间的兼容 板互连，为了消除发送端和接收端器件共模偏置电压的不匹配, PCI 性，规范定义发送端需要 AC耦合电容。典型应用就是计算机或服务器的主板和 Express插卡。 RifClir 虻 Ccupiing Cap An CcxiJiedD lintBrtae# ECB (a)板间互连 (b)通过高速背板互连 =1 Tt = 图4高速背板及板间互连 系统间互连 连接方式如下图，两个系统的板卡通过电缆或者光纤相连。 Cs6l CiNiwrtcr 图5系统间互连

13、2测试条件 2.1一致性测试点 PCI Express标准定义了系统级测试时的一致性测试点，这些测试点基本上都是在系统中 不同厂家的系统元件需要互连的地方选取的兼容性测试点。下图是完整的互连系统中几个典 型的兼容性测试点， 其中TP1和TP4在基本的规范中定义；TP2和TP3在CEM和Cabling规范中 2.2 一致性测试码流（Complianee Pattern） PCI Express规范为了方便测试，只要输出端在一定的闲置的时间后得不到接收端的应 答,芯片便会进入一致性测试状态，该状态下芯片将会重复输出连续的K28.5, D21.5, K28.5, D10.2的序列，这个序列称为一致性

14、测试码流，如下表所示： 表2 一致性测试序列 Symbol K2B D21.5 K28, nc Sgral Exbf* 图9伪差分有源探头 这种连接技术可以在完整的正在发送数据的链路上测试，也可以终端连接假负载测试。 它不影响链路的完整性。不管是哪一种情况，单端探头的测试位置都要尽量靠近两端的终端 电阻，靠近哪端视测试的是发送端指标还是接受端指标，并且地线越短越好。 这种技术用了 示波器的两个通道，因此测量前需要去除通道之间的skew。 采用这种方法可以利用 P7260有源单端探头。自己研发的产品，一般不需要兼容其他公 司的产品，因此建议采用这种方法测试，而且只需测试接收端的信号指标，只有在问

15、题定位 时才可能需要测试发送端的信号指标。 3.1.2差分有源探头 差分信号可以利用一个差分探头直接测量，下图为卡和卡之间互连的测试示意图。 图10差分有源探头 这种连接技术可以在完整的正在发送数据的链路上测试，也可以终端连接假负载测试。 不管是哪一种情况，差分探头的测试位置都要尽量靠近两端的终端电阻，靠近哪端视测试的 是发送端指标还是接受端指标。这种连接技术用了一个示波器通道，所以不需要de-skew。 3.1.3伪差分SMA连接器 许多测试夹具/标准电路上具有SMA高频连接器，那么可以选择 SMA伪差分的方法测试 信号。下图所示为DUT的输出直接连接了示波器的两个通道，每个通道有一个50欧

16、姆的输 入电阻。现在很多高性能的示波器都带有SMA输入，利用这种方法不再需要专门购买差分 探头测试。因为示波器内部是直接端接50欧姆电阻到地，所以被测信号要经过AC耦合。 Oscilloscope 皿 YYYYYV D4. cm JVXAXAJL 图11差分SMA连接器 如上图，若利用示波器的 chi和ch3通道测量，那么差分信号就由ET-Eye软件执行chi减 去ch3通道波形得到。共模 AC测量由（ch1+ ch3） /2数学运算得到。这种探测连接的技术需 要破坏链路，在示波器内部每边连接一个50欧姆的终端匹配电阻。在这种模式，PCI Express SerDes将发送640 bit抖动测

17、试码流（一致性测试码流）以使数据相关抖动最大。这种技术 用了两个通道，测量前需要去除通道之间的skew。 这种方法需要测试夹具或者电路上具有SMA高频连接器，并且使用 SMA电缆测试最好 要求能够断开后端接收芯片即断开链路，避免接收负载对信号的影响。 3.1.4差分SMA连接器 SMA输入差分探头为卡和卡之间以及卡和电缆之间接口的兼容性测试点提供了一个良 好的测试方法。下图为这种方法的测试示意图。 IMA Tt Fluturw Cseilloscose ricx-icc Omk 图12差分SMA连接器 这种连接也需要破坏链路。在这种模式，PCI Express SerDes将发送640 bit

18、抖动测试模 式以使数据相关抖动最大。这种方法示波器只需要一个通道，不需要de-skew。 可以采用 Tektro nix P7380SMA (Differe ntial Sig nal Acquisiti on System with SMA In puts) 探头和与其匹配的电缆进行测试。 3.2 如何应用RT-Eye 3.2.1 设置 RT-Eye 在连接好探头和DUT后，点击DEFAULT设置按钮，然后再点击 AUTOSET按钮，屏幕 上显示串行的数据流。然后开始运行RT-Eye软件。 1) 选择菜单 File Run Application RT-Eye Serial Complian

19、ee and Analysis IFIe Edit Werbsl HorE/Jtq HngiDepIaifCurscrs bleasLrE flasks MethUtifilic 与 Hrip Rise Tme 口叭mt: f Vdt-na* P：6 ht A I l; J suutr l Proho rwe D or书 ntini TUniTQ * rnp l Hud 厂1卩书Rpiilt loch h4rfcdl JU1 出戸曙 口 Jyl迪也百丘34 m /sw Muuii錮 n E Optir CM 11(M? 图13 RT-Eye软件的默认菜单 2) 从菜单项 Modules下拉菜单

20、中选择 PCI Express Complianee Module hie MisdLifci laazursfrienrf lleoJIls Lh汕虽 rdp PEI LK3FW Derrvilbn Edut Lc-zzr pricn Hnu! Moq -bclort MaJe 图 14 选择 PCI Express Complianee Module 注意：如果在下拉菜单中没有 PCI Express，说明PCI Express Complianee Module还 没有安装。使用串行分析模块时，可以使用RT-Eye软件help菜单中的在线帮助。 3.2.2时钟恢复和分析窗口 使用下面的方

21、法定义所有PCI Express 一致性测量的数据设置。 RT-Eye的“ SmartGating用来设置一个软件时钟恢复窗口( clock recovery window )和一 个分析窗口(analysis window )，如下图，它可以由串行分析模块的菜单项 Measurements Configure Gating 得到，是在 PCI Express Complianee Module 模块外面的。 Scots i : Or SMii r Reports即可生成完成的一致性测报告。 4 PCI Express驱动器（Tx） 一致性测试 4.1 测试准备 发送端测试时一般断开链路即断开

22、后端具体接收芯片对其的影响，用标准的一致性测试 负载对其进行测试。TX 一致性测试的负载如下图，其中串联交流耦合电容为75nF 20 OnF; 单端端接电阻50Qo 出EM 14-2 Sr C-iiiri|i1iinivu t c / Nfi iii n fc 1 n vn I L miJ 上文定义），这种一致性测试码流是 640bit的重复模式。 图18 TX 一致性测试负载 当终端连接了一个测试负载时, PCI Express SerDeS将自动的发送一致性测试码流（见 探头连接的方案可以直接选择 SMA连接,差分或者伪差分都可以，也可以使用带有一致 性测试负载的测试夹具，然后用差分或者单

23、端探头测试。 4.2信号指标要求 4.2.1差分发送器输出 表3 一致性测试序列 Parameter Symbol Mm Nom Uu Unit Ul 39*9 BBps 4巒 DilwniLil Fpt juiputVflitige 卩nziF帀吓 mv 1,2 V Ouiput Vuhogu Rdliu 4曲 15 dS 4.0 dB Mindrium TX Eye 训Tlh Pwm jnd nMiiiuni dniotiiii fram the fntdian. Tri1s-Jinznis .15 Ut D*D TX OutpiJi RkFall Time Gv 加F O.125UI R

24、MS AC Pk Common Mixfe Oulpdl Vh两r 20 mV 4.2.2发送器一致性眼图 针对不同的规范和子规范，PCI-SIG定义了不同的模板，以根据模板进行一致性测试， 所有的眼图测试结果都必须符合模板的测试要求。不同的应用环境不同的测试点，模板也会 不同，这可以在RTE-PCIE软件中选择。下面就是针对 REV 1.0a Base Specification的Transmitter 端制定的模板，图中大方框（虚线）为跳变位的模板，小方框（实线）为非跳变位（去加重 位）的模板，示波器可以分别显示这两个模板的适配情况。通过两个波形能够看出预加重或 去加重之后的信号情况。 =

25、C?irV z； o:ui=iji-cl2+ D- Crossing Pointi 仏P吓一 0 mV (C+ D Croa-sing IP rou mii we lhei w 耐 th酥 emu弘 livrrJ 辽J I：冲匹生 CIhh R 価 tk Mil* tinf| Ajti 图23 Receive 一致性测试的结果 6扩频时钟（SSC ）和抖动的测试 6.1扩频时钟（SSC）测试 在PCI-Express规范中明确规定 Data rate可以以+0%至-0.5%的速率进行调制，调制频 率为30KHz-33KHz之间。采用了 SSC（扩频时钟）后可以将 Data rate进行调制从而

26、减少 EMI, 减少系统内部的干扰的同时也减少对外部的辐射。 在进行扩频时钟测试的时候，由于扩频时钟周期大概为30us,需要捕获2.5Gbps的数据， 示波器的采样率至少为20Gbps，捕获一个扩频时钟周期至少需要20Gb/sX30us=0.6M的存储 深度，为了准确测量，一般建议至少捕获10个以上的扩频时钟周期， 所以示波器需要在20Gb/s 的采样率下至少使用6M的存储深度。 使用泰克的Jitter3 Advaneed软件可以对SSC （扩频时钟）进行准确的测试分析。测试过 程如下： 1）测试环境建立后，引入测试信号（要求为实时采样）； 2）打开示波器的抖动测试软件 TEK Jitter3

27、 Advaneed ； 3）设置足够的存储深度，至少使用6M的存储深度。 4）选择抖动测量项为TIE （抖动的高级分析都以TIE为基础），并使能该项绘图功能， 用来显示是否还有其他抖动成分存在； 5）选择抖动的时间趋势图测试，实行TIE的时间趋势测量，并使能该项绘图功能。设 置相应的抖动滤波器，由于SSC为30K左右，建议将滤波器模型设置为100KHZ的低 通滤波，可以将高频的噪声滤除，绘出TIE抖动随时间变化的趋势图， 即可得到SSC 曲线，如下图，可以由SSC曲线粗略计算调制信号的频率，考察调制信号波形是否 合格。 注意：此处的滤波是对调制后信号的TIE进行低通滤波，仅是将抖动中的高频部分

28、 滤掉，并没有对实际信号做滤波，以便使低频的抖动趋势更加明显。 6）选择抖动的频谱图测试，实行 TIE的频谱测量，并使能该项绘图功能。该项测试可 考察调制信号频率是否合格； 7）一般选择单次触发减少由于示波器触发抖动引起的测量误差； 8）开始测量（由于数据量较大，可能在数据采集后需经过很长的计算时间） 图24使用JA3软件对SSC进行分析 图25 PCI-Express的SSC （扩频时钟）曲线 6.2抖动测试 PCI Express规范中定义的抖动测试包括发送端Ttx-eyemedian-s-maxjitter（偏离抖动中间 值的最大值和抖动中间值之间的时间差）和接收端 T RX-EYEMEDIAN-to-MAXJITTER ，这两个分项可以 在发送器和接收器一致性测试时进行，即在一致性测试时选择 TIE JITTER测试项目即可。 RT-Eye串行分析模块不但提供了测量在一定误码率下的总抖动的方法，而且还提供了 随机抖动部分和确定性抖动部分的分离；以及其他抖动分量的分离。这些测量项目可能不是 一致性规范的要求，但是对于发送器的设计还是很有用的。这种测量的具体算法可以参考 RT-Eye在线帮助。 Plut V E - EmPE匚區 MU. o O 1 i S