格雷码、二进制转换及译码电路

1、EDA技术与应用 实验报告 实验名称： 格雷码、二进制转换及译码电路 姓名：陈丹 学号：2 班 级：电信（2）班 时 间： 南京理工大学紫金学院电光系 一、实验目的 1）学习用VHDL代码描述组合逻辑电路的方法。 2）掌握 whe n.else.,gen erate和case并行语句的使用。 二、实验原理 1）学习 VHDL的whe n.else.,gen erate和case并行语句。 2）利用when.else并行语句描述4位二进制码/格雷码转换电路。 3）利用gen erate并行语句描述n位格雷码/二进制码转换电路。 4）利用case并行语句实现译码电路。 5） 利用实验箱验证所设计的

2、电路的正确性，要求将输入输出的数据用数码管显示。 三、实验内容 1、二进制转换为格雷码 4位二进制格雷码转换的真值表如图所示: G3- Ci GL Bi BJ B4 颐 Q 0 0 0 p p Q 0 0 4 0 1 0 0 0 1 0 4 1 1 a 0 1 0 0 1 0 Q 1 1 0 1 1 u 1 0 0 0 1 1 1 0 I 0 1 0 1 Q 1 Q 1 1 0 0 1 0 A if 1 1 1 1 1 0 0 1 Q D 4 1 1 0 1 1 0 0 1 1 J 1 I 1 0 1 0 1 1 1 0 1 Q 1 1 1 0 1 0 1 1 0 0 1 D 1 1 1 1

3、a L 1 0 1 1 1 i 0 1 4 0 u 1 1 1 L 由真值表得到的表达式如下= B3 = C73 对J-nW.-yt制码糕換为幡雷码的码转换电路.轉換表达试如“ IL 山 建立工程，输入代码 先建立工程，工程命名为btog” ,顶层文件名为btog”。 选择“ filet new”，在弹出的窗口中选择“ VHDL File”建立“ VHDL”文件。 在新建的VHDL文件中输入二进制格雷码转换的VHDL代码，将文件保存。 二进制转换为格雷码的代码: libratry leee； use ieee.std logic 1164 use*std_logic_atithall; use

4、 ieee*std_iogic unsigned.all; enti匸y g_co_b02_2 is port(g:m 3td_logic_vector(3 downto 0); fer 3td_logic_vector3 downto 0) ) j end; arckitecture rhg of g to bD2 2 is begin b-HCOOOr, vhen grFOOOO,r else OGOl1* when g=FF0001 else ,#0011r, vhen g-OOLO,f else H0010f when g=0011,r else when grp0100,F else

5、 when g=rp0101rr else OIDD* when g-rFaiLO,r els皂 ,lDlDlr, vhen f y f use ieee.scd logic 1164.all:| leeeloic use ieee 5匸丄； entity g_to_h02_2 is. port(g;in stdlgtcvectoc(5 downQ Q、； bi buffer scd._logic_vector (3 dounto ); end: *rchitectuce rhg c g_to_hD2_2 is fceg in to=rr0000rp when g = 0000r, else

6、000 lf, vhn g=OODlM else ，F0011,F when g-T,0010FT else maw uhen gcr0011rf else vhen 5ir0100Pf else 忙1 w when g*0101Ft else *010D*f uhen g=1*0110,* else r,0101，r fr0111rf else when g = ,1000,t else vhn g=,L001M else noo vhen gx；-LD10Pf else rrllQVr when g=,1011pt else Fr1000fr gtL10O” rrioo if, uhen

7、CH ” vlss ieee , std logic 1164 曰丄丄； ent ity g tc b02 3 13 oirt ( input: in st-d logic vector (3 dovn匸口 0); y: cut 5t.d_logic_vect.ar 3 damritn 0): end g tD LC2 3; 8 Q 10 11 12 i j 14 15 16 17 18 19 20 21 r *3 ci J 24 25 26 ?7 28 29 3U 3 1 段i:亡hir.enure rhl of g_tc_bO2_3 is begin proc已mminput begin

8、case input is uh end cae; end pro亡亡33; end rhl; 4、管脚配置 利用实验箱的模式 6来验证设计电路的正确性。 用键5键8表示输入管脚g0g3,发光二极管 D1D4表示输出管脚bOb4。用7、8两 个七段显示译码管表示格雷码和二进制码。 选择assignmenassignment editor ”弹出管脚配置图，在location ” 一栏中填入相 应器件的管脚。 囚 hsr&c IP T AI血 HI 自 Prc-d| Crabjn Locate 帕迥） 刚汕 Rtsred 1 itlpi Pl邙 UTILdjt) 2 Q閒 OJtpdt 出 J

9、1 LIHIL闊皿) : D囲 jJtpx 叫1 + L皿跑） 斗 4 LMLi地山 5 咖 h 1 叫树 dll midefcjt) F： F 1 朋犯 LB|ieW) : * ill hpJ PA 36 BJJ L血帽） 坯iq 畑 m l5 5 E3N0 呱帼訓 1D M讷1 m.- A E3T LJULifet) 11 0哋 F： 39 5 W E3.M0 UTTLi 他t) 1? 0缈卩 OOpI E3NC L川Li：拗） 0 s#l 咖 汕 LML出誠 d即同 3 E3JI LUTTLl 址t) 15_ Q期网 咖 3 E3J midef-jt) 16 jJtpJt 巩旧 3 V L皿跑） 1? mj A J MIL傩I) 18 嘛 咖 9 9 LVnLfieM) 0翊闻 jJtput T mdefcj 2D (OpJt = q 日E L皿唸1） 21 咖 OJtpdt Pivq J E3J 皿i业t） 。嚥 妙 慎?3 9 0 E3J 5、下载 将文件下载到实验箱，对实验箱进行操作，将键5键8按钮设置为不同的电平，观察 七段显示译码管的情况。 五、小结与体会 通过这次试验我对软件的运用又有了更一步的认识，